A Compact Broadband Purcell Filter for Superconducting Quantum Circuits in a 3D Flip-Chip Architecture

기술 요약: 3D 플립칩 구조 내 초전도 양자 회로를 위한 소형 광대역 퍼셀 필터

문제 정의
초전도 양자 프로세서는 빠른 고충실도 큐비트 판독을 달성하는 것과 긴 큐비트 수명($T_1$)을 유지하는 것 사이의 근본적인 설계 트레이드오프에 직면해 있다. 빠른 상태 식별을 위해서는 판독 레조네이터와 피드라인 사이의 강한 결합이 필요하지만, 이러한 강한 결합은 필연적으로 퍼셀 효과(Purcell effect)를 통해 큐비트 붕괴를 가속화한다. 퍼셀 필터는 이러한 붕괴를 억제하기 위한 표준적인 해결책이지만, 다중화된 판독 구조(multiplexed readout architectures)를 위한 기존 구현 방식들은 상당한 한계에 부딪히고 있다. 전통적인 방식은 각 레조네이터마다 개별적인 반파장($\lambda/2$) 필터를 요구하여 정밀한 주파수 매칭이 필요하고 점유 면적이 커서 확장성을 저해한다. 대안으로 흔히 사용되는 피드라인 통합형 단일 폴(single-pole) 필터는 통과 대역이 좁아(예: ~200 MHz), 다중화 채널 수를 제한하고 크로스토크 위험을 초래하는 타이트한 주파수 간격을 강요한다. 또한, 기존의 다중 폴 광대역 설계들은 큰 점유 면적을 요구하거나 3차원(3D) 구조에서의 실험적 검증이 부족했다. 3D 구조는 대규모 양자 프로세서를 위해 점점 더 많이 구상되고 있는 형태이다.

방법론 및 설계
이 문제를 해결하기 위해, 저자들은 3D 플립칩 플랫폼에 구현된 4-폴 광대역 퍼셀 필터를 제시한다. 설계된 장치는 150 nm 니오븀(Nb) 박막 공정으로 제작된 소형 $10 \times 6 \text{ mm}^2$ 칩을 사용한다. 물리적 구조는 두 개의 벌크 실리콘 기판이 SU-8 스페이서에 의해 정의된 10 µm 간격으로 분리되어 있으며, 양쪽 칩에 금속 층이 패턴화되어 있다.

필터 토폴로지는 네 개의 결합된 레조네이터로 구성된다:

1. 입력/출력 결합: 소형 스파이럴 레조네이터가 입력 및 출력 결합 요소 역할을 하며, 50 $\Omega$ 피드라인에 탭(tap)되어 있다.
2. 내부 레조네이터: 두 개의 펼쳐진 1/4 파장($\lambda/4$) CPW(coplanar waveguide) 전송선 레조네이터가 필터의 핵심을 형성한다.
3. 결합 메커니즘: 스파이럴 및 CPW 레조네이터는 개방단에서의 "공중(over-the-air)" 평행판 커패시턴스를 통해 결합된다. 두 내부 CPW 레조네이터는 짧은 구간의 병렬 결합 선로를 통해 유도 결합(inductively coupled)된다.
4. 다중화 판독: 6개의 플로팅 판독 레조네이터가 내부 CPW 레조네이터와 필터의 통과 대역 내에서 결합되어, 실제 다중화 판독 시스템을 모사한다.

저자들은 설계를 가이드하기 위한 포괄적인 분석 모델을 개발하였다. 이 모델은 시스템을 결합된 병렬 LC 레조네이터의 네트워크로 취급하며, 이를 결합 행렬(coupling matrix)로 표현한다. 이 모델을 통해 기하학적 구조 및 운동 인덕턴스에 기반한 자기 결합 계수, 결합 선로의 짝수-홀수 모드 분석 및 평행판 커패시턴스에서 유도된 상호 결합 계수, 그리고 탭된 피드라인 위치에 기반한 외부 결합 계수를 추출할 수 있다. 이 프레임워크는 빠른 회로 합성 및 물리적 기하 구조로부터의 공진 주파수와 외부 품질 계수($Q_e$) 추정을 가능하게 한다.

주요 결과
제작된 소자는 극저온 환경(20 mK)에서 특성이 분석되었다. 실험 결과는 다음과 같다:

• 광대역 성능: 필터는 7.68 GHz를 중심으로 평탄한 1 GHz 통과 대역(분수 대역폭 13.2%)을 달み한다.
• 퍼셀 억제: 장치는 일반적인 큐비트 주파수(~4.5 GHz)에서 45 dB 이상의 억제력을 제공하여, 큐비트의 복사 붕괴로부터 큐비트를 효과적으로 보호한다.
• 다중화 판독: 약 100 MHz 간격으로 6개의 플로팅 판독 레조네이터가 통과 대역 내에 성공적으로 결합되었다. 측정된 투과 스펙트럼($S_{21}$)은 시스템 손실을 보정한 후 분석 모델 및 전계(full-wave) 전자기 시뮬레이션(Ansys HFSS)과 밀접하게 일치한다.
• 파라미터 추출: 측정 데이터에서 추출된 공진 주파수와 외부 품질 계수는 Nb 박막의 운동 인덕턴스와 칩 간격의 제작 오차로 인한 미세한 편차를 제외하고는 모델 및 시뮬레이션과 잘 일치한다.

의의 및 주장
본 논문은 이 연구가 대규모 초전도 양자 프로세서를 위한 실용적이고 소형이며 제작 허용 오차가 큰 솔루션을 제공한다고 주장한다. 이 설계를 3D 플립칩 구조에 직접 통합함으로써, 단일 폴 필터의 대역폭 제한과 개별 필터의 점유 면적 제약을 극복한다. 저자들은 "공중(over-the-air)" 커패시티브 결합 전략이 본딩 과정에서 발생하는 칩 간격의 불균일성과 같은 제작 변동에 대해 높은 내성을 제공한다는 점을 강조한다.

분석 모델의 개발은 시간 소모적인 전계 시뮬레이션에만 의존하지 않고 신속한 설계 반복 및 최적화를 가능하게 하는 핵심적인 기여로 강조된다. 현재의 연구는 큐비트를 완전히 통합하지 않고 필터와 판독 레조네이터에 집중하고 있으나, 저자들은 이 설계가 다중화된 판독 구조에서 퍼셀 붕괴를 억제하기 위한 확장 가능하고 견고한 기초 역할을 한다고 밝힌다. 향후 과제로는 실제 큐비트 소자와 이 필터를 통합하여 실제적인 양자 프로세서 환경에서의 성능을 검증하는 것이로 식별되었다.