Lightweight True In-Pixel Encryption with FeFET Enabled Pixel Design for Secure Imaging

논문 요약: FeFET 기반의 경량화 진정한 픽셀 내 암호화 (SecurePix) 를 통한 안전한 이미징

1. 문제 정의 (Problem Statement)

기존 이미지 센서는 보안이 설계 고려사항이 아니었으며, 픽셀 데이터가 센서 칩 내부의 아날로그/디지털 버스나 외부 전송 채널을 통해 암호화되지 않은 상태로 이동합니다.

• 기존 보안의 한계: 전송 구간 (Transmission channel) 만 암호화하더라도, 센서 내부의 픽셀에서 아날로그 신호가 생성되어 공유된 판독 라인 (Readout lines) 으로 이동하는 과정에서 데이터가 노출됩니다.
• 위협 모델: 공격자가 센서 내부 배선, 버스, 또는 주변 회로를 물리적으로 접근하거나 (Bus tapping), 기계 학습 (ML) 을 이용한 추론 공격을 수행할 경우, 암호화 엔진에 도달하기 전에 원본 이미지를 복원할 수 있습니다.
• 필요성: 데이터가 물리적으로 존재하는 가장 초기 단계인 각 픽셀 (Pixel) 자체에서 암호화가 수행되어야만 내부 경로를 통한 데이터 유출을 완전히 차단할 수 있습니다.

2. 제안 방법론 (Methodology)

저자들은 SecurePix라는 새로운 픽셀 아키텍처를 제안하며, 이는 각 픽셀 내부에서 대칭 키 (Symmetric Key) 를 기반으로 한 진정한 암호화를 수행합니다.

• 핵심 소자: 강유전체 전계 효과 트랜지스터 (FeFET)

  • 기존 CMOS 공정에 호환되는 HfO₂ 기반의 FeFET 를 픽셀 회로에 통합했습니다.
  • FeFET 은 전계 제거 후에도 자발 분극 (Remnant Polarization, $P_R$) 을 유지하는 비휘발성 특성을 가지며, 다중 도메인 (Multidomain) 특성을 통해 아날로그적인 다중 상태 (Multi-level) 를 구현할 수 있습니다.
  • 각 픽셀의 FeFET 게이트에 인가하는 프로그래밍 전압 ($V_{PR}$) 의 크기에 따라 채널 전도도가 달라지며, 이는 픽셀의 고유한 암호화 키로 작용합니다.

• 회로 설계 및 동작 (Circuit Design & Operation)

  • 회로 구성: 기존 3 트랜지스터 (3T) 활성 픽셀 구조에 FeFET(XFE) 와 디스차지 트랜지스터 (XDIS) 를 추가했습니다.
  • 프로그래밍 단계 (Programming Phase): 행 (Row) 단위로 선택된 픽셀의 FeFET 소자를 접지 (Ground) 하고, 게이트에 특정 전압 펄스를 인가하여 강유전체의 분극 상태를 프로그래밍합니다. 이 상태는 비휘발성이므로 전원이 꺼져도 유지됩니다.
  • 이미징 단계 (Imaging Phase):
    1. 리셋: 광다이오드 (PD) 전압을 초기화합니다.
    2. 적분: 빛에 의해 PD 전압이 방전됩니다.
    3. 판독: 프로그래밍된 FeFET 의 전도도 상태에 따라 PD 전압이 변환되어 출력 전류 ($I_{OUT}$) 가 결정됩니다.
  • 암호화 원리: 동일한 빛 입력 (Photodiode voltage) 에 대해서도 각 픽셀마다 프로그래밍된 FeFET 상태가 다르기 때문에, 출력되는 아날로그 신호는 픽셀마다 다르게 암호화됩니다. 이는 픽셀 간의 공간적 상관관계를 파괴합니다.

• 복호화 (Decryption)

  • 권한이 있는 수신자는 각 픽셀에 사용된 프로그래밍 키 (분극 상태) 를 알고 있어야 합니다.
  • 사전에 시뮬레이션된 각 키에 대한 입력 - 출력 특성 (Transfer Characteristic) 을 Lookup Table (LUT) 로 저장해 둡니다.
  • 암호화된 아날로그 출력을 LUT 를 통해 역매핑 (Inverse mapping) 하여 원래의 광다이오드 전압을 복원하고 이미지를 재구성합니다.

3. 주요 기여 (Key Contributions)

1. 진정한 픽셀 내 암호화 (True In-Pixel Encryption): 암호화 로직을 픽셀 내부에 통합하여, 공유된 판독 라인에 도달하기 전에 데이터를 암호화함으로써 내부 버스 공격을 완전히 차단합니다.
2. CMOS 호환성 및 소형화: 복잡한 암호화 회로를 추가하지 않고, FeFET 의 아날로그 특성을 활용하여 45nm 공정에 적합하게 설계했습니다. 픽셀 피치 (Pixel Pitch) 는 2.33 × 3.01 $\mu m^2$로 매우 컴팩트합니다.
3. 비휘발성 키 저장: FeFET 의 비휘발성 특성을 이용해 전원이 꺼져도 키가 유지되므로, 매 프레임마다 키를 다시 로드할 필요가 없어 에너지 효율적입니다.
4. ML 기반 공격 방어: 암호화된 이미지는 기계 학습 모델이 인식할 수 없는 노이즈와 유사한 형태로 변환됩니다.

4. 실험 결과 (Results)

• 시뮬레이션 환경: HSPICE 를 사용한 45nm CMOS 공정 설계 킷 (PDK) 기반 시뮬레이션 및 레이아웃 검증.
• 이미지 품질 및 보안성:
  • 상관관계 (Correlation): 암호화 후 가로, 세로, 대각선 픽셀 간 상관관계가 0.9 이상에서 0.1 이하로 급격히 감소하여 공간적 중복성이 제거됨을 확인했습니다.
  • PSNR: 암호화 이미지와 원본 간의 PSNR 은 낮아졌으나 (약 12dB), 복호화 후의 PSNR 은 46~47dB로 매우 높은 복원 정확도를 보였습니다.
• 기계 학습 (ML) 공격 저항성:
  • ResNet-18 분류 정확도:
    • MNIST: 원본 99.29% → 암호화 후 9.58% (무작위 추측 수준).
    • CIFAR-10: 원본 91.33% → 암호화 후 6.98% (무작위 추측 수준).
  • 이는 암호화된 이미지가 딥러닝 모델의 추론을 무력화함을 의미합니다.
• 전력 및 성능:
  • 픽셀당 프로그래밍 전력 - 지연 곱 (PDP): 17 $\mu W \cdot \mu s$
  • 픽셀당 감지 (Sensing) PDP: 1.25 $\mu W \cdot \mu s$
  • 매우 낮은 오버헤드로 하드웨어 수준의 보안을 제공합니다.

5. 의의 및 결론 (Significance & Conclusion)

• 보안 패러다임의 전환: 기존 센서 보안이 전송 구간이나 주변 회로에 국한되었다면, SecurePix 는 이미지 데이터가 생성되는 가장 초기 지점 (픽셀) 에서 보안을 적용하여 공격 표면을 근본적으로 축소했습니다.
• 상호 보완적 접근: 기존 센서 보안 기술 (주변 회로 암호화 등) 과 SecurePix 는 서로 다른 단계에서 작동하므로, 이를 결합하면 더 강력한 종단 간 (End-to-End) 보안 시스템을 구축할 수 있습니다.
• 실용성: FeFET 기술의 성숙과 CMOS 호환성을 통해 실제 이미지 센서에 적용 가능한 경량화 보안 솔루션을 제시했습니다.

이 연구는 이미지 센서의 물리적 보안 취약점을 해결하고, 사생활 보호 및 민감한 영상 데이터의 안전한 처리를 위한 새로운 하드웨어 기반의 표준을 제시한다는 점에서 큰 의의가 있습니다.