Hardware-aware Low-latency Quantum Compilation with Data-driven Lightweight Error Detection for Early Fault-Tolerant Systems

본 논문은 지연 시간 제약 조건 하에서 초기 결함 허용 시스템의 알고리즘 성공률을 크게 향상시키기 위해 양자 컴파일과 경량 오류 탐지를 공동으로 최적화하는 하드웨어 인지적 데이터 기반 프레임워크를 제시한다.

핵심

당신이 시끄럽고 북적이는 방 안에서 무전기를 통해 섬세한 메시지를 보내려고 한다고 상상해 보세요. 신호는 약하고, 잡음은 크며, 너무 빨리 말하려고 하면 메시지가 뭉개집니다. 이것이 현재 양자 컴퓨터의 상태입니다. 이들은 강력하지만 매우 취약하며, 계산을 망치는 "노이즈(잡음)"에 노출되어 있습니다.

이 논문은 완벽하고 오류 없는 기계를 갖추기 전이라도, 양자 컴퓨터가 메시지를 명확하게 전달할 수 있도록 돕는 새로운 "스마트 시스템"을 제시합니다. 이 시스템이 어떻게 작동하는지 쉬운 개념으로 나누어 설명하겠습니다.

1. 문제점: 서로 대화하지 않는 두 개의 별개 팀

현재 양자 프로그램을 구축하는 것은 서로 소통하지 않는 두 가지 별개의 단계로 이루어져 있습니다.

• 교통 관제사 (컴파일러): 이 팀은 어떤 "일꾼"(큐비트)이 어떤 일을 할지, 그리고 그들이 서로 어떻게 쪽지를 전달할지를 결정합니다. 이들은 교통 체증을 피하기 위해 가장 짧은 경로를 찾으려 노력합니다.
• 안전 검사관 (오류 탐지): 이 팀은 "불시 점검" 시스템을 추가합니다. 만약 일꾼이 실수를 하면, 검사관은 이를 포착하여 "이 결과는 버리고 다시 시도하세요"라고 말합니다.

문제는 교통 관제사가 안전 검사관의 규칙을 모르고, 검사관은 교통 관제사가 일꾼들을 어디로 보내는지 모른다는 것입니다. 이들은 고립되어 작동하며, 이로 인해 시간을 낭비하거나 기회를 놓치는 경우가 많습니다.

2. 해결책: "스마트 부조종사"

저자들은 교통 제어와 안전을 동시에 처리하는 스마트 부조종사 역할을 하는 통합 시스템을 구축했습니다. 이 시스템은 두 가지 주요 도구를 사용합니다.

• 교통 최적화 (하드웨어 인지 컴파일):
  단순히 짧은 경로를 찾는 대신, 이 최적화 도구는 모든 일꾼의 "건강 상태"를 살핍니다. 어떤 일꾼은 지쳐 있고(노이즈가 많고), 어떤 일꾼은 느립니다. 시스템은 가장 중요한 작업이 가장 건강하고 신뢰할 수 있는 일꾼에 의해 수행되도록 일꾼들을 재배치합니다. 이 시스템은 실패할 가능성이 높은 경로에 벌점을 주는 수학적 "점수"를 사용하여 메시지가 명확하게 유지되도록 보장합니다.

• 데이터 기반 안전 스케줄러 (QED 스케줄러):
  이것은 운영의 "두뇌" 역할을 합니다. 이 시스템은 수백만 개의 시뮬레이션 시나리오를 통해 학습된 머신러닝 모델(XGBoost라는 유형의 AI)을 사용합니다.

  • 학습 방법: 다양한 유형의 노이즈가 포함된 5만 개의 서로 다른 연습 테스트를 보여주며 학생을 가르치는 것과 같습니다. 학생은 다음과 같이 예측하는 법을 배웁니다. "여기서 오류를 체크하면 성공할 수 있다. 저기서 체크하면 시간만 낭비하게 된다."
  • 작동 방식: 새로운 프로그램이 도착하면, 이 AI는 눈 깜빡할 사이보다 더 빠르게 정확히 언제 그리고 어디에 안전 점검을 배치할지 결정합니다. 이는 안전을 확보해야 하는 필요성과 너무 많은 결과를 버리게 될 위험 사이의 균형을 맞춥니다.

3. "초가산적(Super-Additive)" 마법

가장 흥찬 발견은 이 두 도구를 결합했을 때 일어나는 현상입니다.

• 교통을 수정하기만 하면 약간의 개선이 이루어집니다.
• 안전 점검을 추가하기만 해도 약간의 개선이 이루어집니다.
• 하지만 이 둘을 함께 수행하면? 그 개선 효과는 각각의 합보다 큽니다.

비유: 이것은 계주 경기를 생각하면 쉽습니다.

• 교통을 수정하는 것은 주자들이 넘어지지 않도록 올바른 레인에 있는지 확인하는 것과 같습니다.
• 안전 점검은 누군가 비틀거릴 때 "조심해!"라고 외치는 코치를 두는 것과 같습니다.
• 둘 다 수행하기: 주자들이 올바른 레인에 있기 때문에(좋은 교통), 그들은 덜 비틀거리게 됩니다. 이는 코치의 "조심해!"라는 외침이 더 신뢰할 수 있고 덜 방해가 된다는 것을 의미합니다. 팀은 좋은 레인이나 코치 중 하나만 있을 때보다 더 빠르고 정확하게 달립니다.

4. 결과: 더 빠르고 더 신뢰할 수 있음

연구팀은 최대 20개의 큐비트를 가진 양자 컴퓨터를 시뮬레이션하기 위해 강력한 그래픽 카드(GPU)를 사용하는 슈퍼컴퓨터에서 이 시스템을 테스트했습니다. 그들은 유명한 양자 알고리즘(VQE 및 Grover 알고리즘)을 세 가지 다른 "노이즈" 조건(다양한 하드웨어 유형 시뮬레이션) 하에서 실행했습니다.

• 성공률: 8-큐비트 테스트에서, 그들의 시스템은 표준 방식(SABRE)에 비해 정답을 얻을 확률을 68% 증가시켰습니다.
• 속도: 추가적인 안전 점검을 도입했음에도 불구하고, 프로그램 실행에 걸리는 총 시간은 1초 미만으로 유지되었으며, 이는 현재의 클라우드 양자 컴퓨터를 사용하기에 충분히 빠른 속도입니다.
• 실제 환경 검증: 그들은 또한 실제 IBM 양자 컴퓨터에서 작은 테스트를 수행했습니다. 실제 결과는 예측 불가능한 실제 환경의 "드리프트(drift)"와 간섭 때문에 시뮬레이션보다는 약간 낮았지만, 순위는 동일하게 유지되었습니다. 즉, 그들의 스마트 시스템은 여전히 표준 방식을 앞질렀습니다.

5. 핵심 요약

이 논문은 양자 오류를 모두 해결했다고 주장하는 것이 아닙니다. 대신, 현재의 노이즈가 있는 컴퓨터 시대를 위한 실용적인 "가교"를 제공합니다. 작업이 어디서 일어날지와 실수를 언제 확인할지를 데이터 기반의 스마트한 방식으로 조정함으로써, 수천 개의 추가적인 "완벽한" 큐비트 없이도 오늘날 양자 계산의 성공률을 크게 높일 수 있습니다.

요약하자면, 그들은 양자 컴퓨터의 교통 관제사와 안전 검사관이 하나의 매우 효율적인 팀으로서 협력하도록 가르쳤으며, 그 결과 매우 시끄러운 방 안에서도 훨씬 더 명확한 메시지를 전달할 수 있게 되었습니다.

기술 요약

기술 요약: 데이터 기반 경량 오류 검출을 이용한 하드웨어 인지형 저지연 양자 컴파일

1. 문제 정의

노이로성 중간 규모 양자(NISQ) 프로세서는 게이트 불충실도(infidelity), 제한된 연결성, 유한한 결맞음 시간(coherence times)에 의해 부과되는 근본적인 한계에 직면해 있다. 완전한 양자 오류 정정(QEC)은 이론적으로 이러한 한계를 극로할 수 있지만, 이는 막대한 큐비트 오버헤드(논리적 큐비트당 수백에서 수천 개의 물리적 큐비트)를 요구한다. 결과적으로, 이 분야는 거리-2 스테빌라이저 코드(distance-two stabilizer codes)를 사용하는 경량 오류 검출(QED)을 통해 사후 선택(post-selection)을 통한 상수 오버헤드 노이즈 억제를 제공하는 "초기 결함 허용(early fault-tolerance)" 단계로 진입하고 있다.

그러나 현재의 툴체인에는 결정적인 격차가 존재한다: 큐비트 매핑/라우팅과 QED 신드롬 스케줄링이 독립된 문제로 취급된다는 점이다.

• 기존 컴파일러(예: SABRE)는 연결성과 지연 시간을 최적화하지만, QED와 관련된 앤실라(ancilla) 오버헤드 및 사후 선택 페널티를 무시한다.
• 기존의 QED 연구는 고정된 사전 컴파일된 회로를 가정하며, 라우팅 선택이 검출 계층에 제시되는 잔류 오차에 어떻게 영향을 미치는지 고려하지 못한다.

이러한 디커플링(decoupling)은 가용한 충실도 이득의 실현을 방해한다. 또한, 엄격한 지연 시간 제약 조건 하에서 검출 오버헤드와 성공 확률 사이의 균형을 맞추기 위한 원칙적인 프레임워크가 존재하지 않는다.

2. 방법론

본 논문은 큐비트 매핑, SWAP 삽입, 그리고 신드롬 스케줄 배치(syndrome-schedule placement)를 공동으로 최적화하는 통합된 하드웨어 인지형 공동 설계(co-design) 프레임워크를 제안한다. 이 시스템은 세 가지 주요 구성 요소로 이루어진다:

A. 하드웨어 인지형 컴파일 패스(Hardware-Aware Compilation Pass)
컴파일러는 4단계 파이프라인을 통해 Qiskit 트랜스파일러를 확장한다:

1. 프런트엔드 인제스션(Front-end Ingestion): 논리 회로를 유향 비순환 그래프(DAG)로 파싱하고 가중치 부여된 상호작용 그래프를 구축한다.
2. 휴리스틱 초기 할당: 부분 그래프 동형성(subgraph isomorphism)을 사용하여 고빈도 큐비트 쌍을 고충실도 디바이스 에지에 매핑한다.
3. ILP 커널을 포함한 시뮬레이티드 어닐링(SA): 핵심 최적화 루프이다. 이는 큐비트 매핑 변경(논리적 큐비트 스와핑)을 반복적으로 제안한다. 윈도우 크기 $w$(통상 10 큐비트) 내의 서브 회로에 대해, 임베디드 정수 선형 계획법(ILP) 솔버가 국소적으로 최적의 할당을 찾는다.
   • 비용 함수: 최적화는 기대 게이트 불충실도와 지연 시간 예산 위반을 페널티로 부여하는 노이즈 가중 비용 함수(식 2)에 의해 유도된다. 이 비용 함수는 1차 탈분극(Depolarising) 불충실도 경계(명제 1)와 공식적으로 연결되어 있다.
4. SWAP 삽입 및 감소: A*/SABRE 휴리스틱을 사용하여 SWAP 게이트를 삽입하고, 중복 회전을 제거하기 위해 KAK 분해를 적용한다.

B. 데이터 기반 QED 스케줄러(Data-driven QED Scheduler)
머신러닝 모듈이 컴파일러와 병행하여 작동하며, QED 블록의 최적 배치 및 빈도를 결정한다:

• 프리미티브(Primitives): 하나의 앤실라를 가진 $[[n, n-2, 2]]$ 검출 코드를 사용한다.
• 특징 추출: 두 큐비트 게이트 수, 임계 경로 깊이, 연결성 엔트로피, 평균 로컬 게이트 충실도를 포함한 6개의 스칼라 특징을 회로당 계산한다.
• 모델: 두 개의 XGBoost 회귀 모델이 한계 성공 이득($\Delta S$)과 사후 선택 유지율($R$)을 예측한다.
• 추론: 스케줄러는 이산적인 신드롬 빈도 및 블록 위치 집합에 대해 효용 함수(식 3)를 평가하여, 6 ms 미만 내에 파레토 최적(Pareto-optimal) 구성을 선택한다.

C. HPC 가속 평가 프레임워크
본 프레임워크는 훈련 데이터 생성 및 결과 검증을 위해 밀도 행렬 시뮬레이션(최대 20 큐비트)을 수행하는 GPU 가속 NVIDIA cuQuantum SDK를 활용한다. 재현성을 위해 SLURM을 통한 작업 스케줄링과 Docker를 사용한다.

3. 주요 기여

1. 통합 공동 설계 정식화: 기대 불충실도와 지연 시간/유지율 제약을 모두 페널티로 부여하는, 큐비트 매핑과 QED 스케줄링을 결합한 통합 최적화 목적 함수를 제시한다.
2. 노이즈 가중 비용 함수: 회로 경로 중요도 가중치를 포함하여 기존의 노이즈 적응형 매핑 방식(예: Murali 등)을 일반화하고, 회로 불충실도의 1차 상한을 최소화함을 증명하는 공식적인 비용 함수(식 2)를 제공한다.
3. 데이터 기반 스케줄러: 50,000개의 회로-노이즈 쌍으로 학습된 XGBoost 기반 스케줄러를 통해 성공 상승 및 유지율을 예측함으로써, 최적의 신드롬 스케줄을 빠르게 선택할 수 있게 한다.
4. 포괄적 평가: VQE, 위상 추정(Phase Estimation), Grover 알고리즘을 세 가지 서로 다른 노이즈 프로필(초전도체, 트랩 이온, 적대적 노이즈)에서 벤치마킹하기 위해 cuQuantum을 사용하는 HPC 기반 평가 하네스를 제공한다.

4. 실험 결과

실험은 6에서 20 큐비트 범위, 깊이 10–160의 회로를 대상으로 수행되었다.

• 성공 확률 이득: 공동 설계 접근 방식은 표준 SABRE 베이스라인을 크게 능가한다.
  • 8-큐비트 VQE 인스턴스(초전도체 프로필)에서 성공 확률이 68% 증가했다(95% CI: 60%–76%).
  • 12-큐비트 QPE 인스턴스에서는 개선 폭이 **118%**에 달했다.
  • 트랩 이온(15–28%) 및 적대적(31–45%) 노이즈 프로필 전반에서 일관된 이득을 보였다.
• 초가산적 상호작용(Super-Additive Interaction): 절제 연구(Ablation studies) 결과, 매핑 패스와 QED 스케줄러의 결합 효과가 각각의 개별 효과의 합보다 크다는 것이 밝혀졌다. VQE-H2의 경우, 결합 이득($\Delta S = +0.26$)이 개별 이득의 합($\Delta S_{mapper} + \Delta S_{QED} = 0.17$)을 초과했다. 이는 노이즈 인지형 라우팅이 잔류 오차를 줄임으로써 신드롬 신뢰도를 향상시키기 때문이다.
• 지연 시간 및 유지율:
  • 엔드 투 엔드(End-to-end) 지연 시간은 1.7–2.1배 증가했으나 1초 미만을 유지하여, 클라우드 프리프로세싱 파이프라인과 호환 가능하다.
  • 8-큐비트 VQE 인스턴스에서 사후 선택 유지율은 32% 이상을 유지하여 오버헤드가 관리 가능한 수준임을 입증했다.
• 하드웨어 검증: IBM Eagle 계열 프로세서에서의 소규모 검증은 시뮬레이션과 방향적 일관성을 확인했다. 그러나 시뮬레이션보다 4–8 퍼센트 포인트 낮은 결과를 보였는데, 이는 모델링되지 않은 드리프트, 관찰자 간섭(spectator cross-talk), 캘리브레이션 노후화에 기인한다.

5. 의의 및 주장

본 논문은 통합 프레임워크가 검출 오버헤드와 알고리즘 성공 사이의 트레이드오프라는 초기 결함 허용의 근본적인 긴장 문제를 해결한다고 주장한다. 컴파일과 오류 검출을 독립된 단계가 아닌 결합된 문제로 다룸으로써, 시스템은 두 구성 요소 단독으로는 도달할 수 없는 충실도 이득을 실현한다.

저자들은 다음을 강조한다:

• 본 접근 방식은 장치의 캘리브레이션 데이터(충실도, 결맞음 시간)를 활용하여 컴파일을 유도하는 하드웨어 인지형이다.
• 데이터 기반 스케줄러는 성공 확률과 샷(shot) 유지율 사이의 복잡한 트레이드오프 공간을 탐색하는 실용적이고 저지연인 방법을 제공한다.
• 매핑과 검출 사이의 초가산적 상호작용은 오류 검출 계층에 제시되는 "노이즈 환경"을 최적화하는 것이 그 효용을 극대화하는 데 결정적임을 입증한다.

이 연구는 이론적인 오류 검출 코드와 노이즈가 있는 제한된 양자 하드웨어의 현실 사이의 간극을 메우는 재현 가능한 파이프라인(Docker/SLURM 활용)을 제공함으로써, 실질적인 초기 결함 허용을 향한 단계로서 제시된다. 저자들은 시뮬레이션에 대한 절대값 의존성, 장치 드리프트 발생 시 스케줄러 재학습 필요성, 현재 약 20 큐비트로 제한된 정밀 시뮬레이션 범위 등의 한계점을 언급하였다.