💻 computer science

FP8 is All You Need (Part 2): Efficient Ozaki-Bailey Style FFT Through Tensor-core Garner Reformulation and Kulisch Escape Route

이 논문은 NVIDIA Blackwell Ultra GPU에서 FP8 텐서 코어와 Kulisch 고정 소수점 산술을 통해 계산을 재구성함으로써, 하드웨어의 감소된 네이티브 FP64 처리량을 극복하고 메모리 대역폭 제한 성능(memory-bound performance)에 도달하여 완전한 FP64 정밀도의 3차원 FFT를 가능하게 하는 "Ozaki-Bailey FFT"를 제안한다.

원저자: Satoshi Matsuoka

게시일 2026-06-24

📖 4 분 읽기☕ 가벼운 읽기

CC BY 4.0

원저자: Satoshi Matsuoka

원본 논문은 CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) 라이선스로 제공됩니다. ✨ 이것은 아래 논문에 대한 AI 생성 설명입니다. 저자가 작성하거나 승인한 것이 아닙니다. 기술적 정확성을 위해서는 원본 논문을 참조하세요. 전체 면책 조항 읽기

거대한 문제: "중장비"가 힘을 잃다

고성능 컴퓨터 칩(NVIDIA B300과 같은)을 거대한 건설 현장이라고 상상해 보세요. 과거의 이 현장에는 무겁고 정밀한 강철 빔(과학 계산)을 엄청난 속도로 들어 올릴 수 있는 거대하고 강력한 크레인(FP64 벡터 파이프)이 있었습니다.

하지만 새로운 칩 설계는 거의 전적으로 AI 모델을 구축하는 데 집중하기로 결정했습니다. AI를 위한 공간을 만들기 위해, 그들은 거대한 크레인을 대신하여 작고 매우 빠른 배달 드론 군단(FP8 텐서 코어)을 배치했습니다. 이 드론들은 가벼운 패키지(AI 데이터)를 옮기는 데는 뛰어나지만, 기상 예보나 물리 시뮬레이션 같은 과학적 작업에 필요한 무겁고 정밀한 강철 빔을 들어 올리는 데는 젬병입니다.

그 결과는 어떨까요? 현장은 가벼운 패키지를 옮기는 속도는 매우 빠르지만, 트럭이 도착하기만을 기다리고 있는 상태(메모리 속도)입니다. 그런데 남겨진 몇 안 되는 무거운 크레인들은 너무 느려서, 만약 그것들을 사용하려고 하면 전체 프로젝트가 멈춰버립니다.

목표: "메모리 지붕"으로 가는 다리를 건설하라

저자들은 과학 계산이 메모리 트럭이 데이터를 전달할 수 있는 속도까지 실행되기를 원합니다. 이 속도 제한을 **"메모리 루프(Memory Roof)"**라고 부릅니다. 현재 B300 칩은 무거운 크레인이 너무 약해서 이 지붕에 훨씬 못 미치는 수준에 머물러 있습니다.

이 논문은 칩이 이미 가지고 있는 도구들만을 사용하여, 고장 난 크레인을 우회하여 다시 지붕에 도달하기 위한 영리한 3단계 건설 계획을 제안합니다.

3단계 솔루션

1. "오자키-베일리(Ozaki-Bailey)" 전략: 빔을 벽돌로 나누기

무거운 강철 빔(복잡한 3D 수학 문제인 3D FFT)을 한꺼번에 들어 올리려고 노력하는 대신, 팀은 이를 잘게 나눕니다.

비유: 거대하고 깨지기 쉬운 조각상을 옮겨야 한다고 상상해 보세요. 통째로 들 수는 없습니다. 대신, 그것을 수천 개의 작고 다루기 쉬운 레고 벽돌로 분해합니다.
기술: 그들은 **베일리 6단계 분해(Bailey six-step decomposition)**라는 수학적 트릭을 사용하여 큰 수학 문제를 작은 조각들로 나눕니다. 그런 다음, 이 조각들을 작고 빠른 배달 드론(FP8 텐서 코어)이 쉽게 처리할 수 있는 "벽돌"로 변환하는 **오자키 스킴(Ozaki Scheme)**을 사용합니다.

2. "가너(Garner)" 문제: 재조립의 병목 현상

드론이 모든 레고 벽돌을 옮기고 나면, 조각상을 다시 만들기 위해 그것들을 다시 합쳐야 합니다.

문제: 기존의 방식(재귀적 가너, Recursive Garner)에서는 벽돌을 다시 조립하는 과정이 느리고 서툴렀습니다. 마치 백만 개의 작은 벽돌을 손으로 일일이 붙이는 것과 같았습니다. 새로운 칩에서 이 재조립 단계는 260밀리초가 걸렸는데, 이는 메모리 트럭이 벽돌을 전달하는 속도보다 20배나 느린 것이었습니다. 이것이 새로운 병목 구간이 되었습니다.
해결책 (Phase A): 저자들은 첫 번째 재조립 단계에서 드론을 사용하여 "풀칠" 작업을 할 수 있다는 것을 깨달았습니다. 그들은 작업을 두 단계로 나누었습니다.
- Phase A: 빠른 드론이 초기 조립의 무거운 작업을 수행합니다. 이는 매우 빠릅니다.
- Phase B: 조각상을 완성하는 마지막의 까다로운 부분입니다. 바로 여기서 기존 방식이 실패했습니다.

3. "쿨리쉬(Kulisch) 탈출 경로": 비밀 병기

이것은 이 논문의 가장 창의적인 혁신입니다.

문제: 마지막 단계(Phase B)는 보통 숫자를 합산하기 위해 매우 정밀하고 강력한 계산기(FP64 파이프)를 필요로 합니다. 하지만 B300 칩에서는 이 무거운 계산기가 고장 났거나 느립니다.
해결책: 저자들은 칩에서 축소하지 않은 다른 도구, 즉 INT32 파이프(표준 정수 계산기)를 사용하는 방법을 찾아냈습니다.
비유: 모래 더미를 정확한 알갱이 수까지 세어야 한다고 상상해 보세요. "무거운 크레인(FP64)"은 고장 났습니다. 하지만 당신에게는 정수를 더하는 데 매우 빠른 계수 로봇(INT32) 군단이 있습니다.
- 저자들은 모래 알갱이를 단순한 정수로 취급하고, "넓은 양동이"(쿨리쉬 누산기, Kulisch accumulator)를 사용하여 이들을 받아내면 계수 로봇들이 완벽하게 일을 수행할 수 있다는 것을 깨달았습니다.
- 그들은 고장 난 무거운 크레인을 전혀 필요로 하지 않습니다. 단지 빠른 계수 로봇들을 사용하여 최종 합계를 구한 뒤, 맨 마지막에 딱 한 번 결과를 무거운 크레인에 붓기만 하면 됩니다.
결과: 이 "쿨리쉬" 방식 덕분에 칩은 18밀리초 만에 작업을 마칠 수 있었으며, 이는 메모리 트럭이 데이터를 전달하는 속도와 거의 같습니다.

미래 칩을 위한 "4층 규칙(Four-Floor Rule)"

저자들은 이 과정을 분석하여 칩 설계자들을 위한 규칙 책인 **"4층 코디자인 규칙(Four-Floor Codesign Rule)"**을 만들었습니다. 미래에 칩이 이러한 과학적 작업들을 처리할 수 있도록 하려면, 다음 두 가지 조건 중 하나를 충족해야 합니다.

네이티브 층(Native Floor): 무거운 크레인(FP64)을 스스로 작업을 수행할 수 있을 만큼 충분히 강력하게 유지할 것.
쿨리쉬 탈출 경로(Kulisch Escape Route): 만약 무거운 크레인을 약화시킨다면, 반드시 계수 로봇(INT32)과 배달 드론(FP8)이 함께 작동하여 작업을 수행할 수 있을 만큼 강력하게 유지할 것.

현재 칩들에 대한 판정:

H100 및 B200: 이들은 강력한 무거운 크레인을 가지고 있습니다. 트릭이 필요 없으며, 그냥 정상적으로 작업을 수행합니다.
Rubin (미래의 칩): 크레인이 약간 약해졌지만, 여전히 정상적으로 작업을 수행할 수 있을 만큼 충분히 강합니다.
B300 (문제의 아이): 무거운 크레인이 10배나 너무 약합니다. 하지만, 계수 로봇(INT32)과 배달 드론(FP8)이 여전히 강력하기 때문에, 저자들의 "쿨리쉬 탈출 경로"가 이를 구원합니다. 이 특정 소프트웨어 트릭을 사용한다면, 이 칩에서도 이러한 과학적 작업들을 최고 속도로 실행할 수 있습니다.

요약

이 논문은 이렇게 말합니다: "무거운 크레인이 사라졌다고 해서 당황하지 마세요. 일을 작은 조각으로 나누고, 빠른 드론을 사용하여 조각을 옮기며, 빠른 계수 로봇을 사용하여 최종 계산을 수행한다면, 메모리 트럭의 속도 제한(Memory Roof)에 도달할 수 있습니다."

이는 칩이 주로 AI를 위해 설계되었더라도, 적절한 소프트웨어 "해킹"을 통해 누락된 하드웨어를 우회한다면 고정밀 과학 계산을 효율적으로 수행할 수 있음을 증명합니다.

기술 요약: FP8 is All You Need (Part 2)

1. 문제 정의

본 논문은 NVIDIA의 Blackwell Ultra (B300) 및 Rubin GPU에서 발생하는 아키텍처적 변화를 다룹니다. 이들 GPU는 AI 워크로드(FP8/FP16 텐서 코어)를 우선시하기 위해 FP64 벡터 처리량을 대폭 축소했습니다. 구체적으로, B300의 FP64 벡터 처리량(~1.3 TFLOPS)은 B200보다 약 30배 낮으며, 3D 고속 푸리에 변환(FFT)과 같이 메모리 대역폭의 한계(memory-bound)에 도달하는 과학 연산 워크로드를 유지하기에는 불충분합니다.

동반 논문 [1]이 Ozaki-II(Ozaki Scheme II) 에뮬레이션 프레임워크를 통해 밀집 행렬 연산(GEMM, GEMV, Stencils, SpMV)에 대한 FP64 등가 처리량을 회복하여 FP8 텐서 코어로 연산을 라우팅할 수 있음을 입증했지만, 결정적인 공백이 남아 있었습니다. 그것은 바로 3D FFT입니다. FFT는 재구성 비용(Garner reconstruction)이 밀집 GEMM과는 다르게 스케일링되는 독특한 병목 현상을 나타내며, 이는 표준 Ozaki-II 접근 방식이 이러한 "FP64가 붕괴된(FP64-collapsed)" 아키텍처에서 비효-적이거나 실행 불가능하게 만들 수 있습니다.

2. 방법론

저자들은 Ozaki-Bailey FFT를 제안합니다. 이는 Ozaki-II 잔여 수 체계(residue number system)와 3D FFT를 위한 Bailey 6단계 분해(six-step decomposition)를 결합한 에뮬레이션 프레임워크입니다. 이 방법론은 세 부분의 분석 및 재구성을 포함합니다.

A. $\gamma$ -Roof 분석

저자들은 FFT 커널에 대한 TME(Tensor-Memory Equilibrium) 모델을 분석합니다. 연산( $\alpha$ )과 메모리( $\beta$ ) 항이 지배적인 밀집 GEMM과 달리, Bailey 내부 차원 $k \approx \sqrt{N} = 32$ (N=1024인 경우)에서의 FFT 케이스는 **Garner 재구성 지연 시간( $\gamma$ )**이 구속 조건이 됩니다.

문제: 표준 재귀적 Garner 재구성은 출력 엘리먼트당 $O(r^2)$ 의 정수 연산을 요구합니다. B300에서 이는 약 260 ms의 실행 시간을 초래하며, 이는 메모리 루프(12.9 ms)보다 약 20배 느립니다.
재구성: 저자들은 Garner 재구성을 두 단계로 분해합니다.
- Phase A: 매니사 슬라이싱된 계수를 사용하는 내적(inner products) (순방향 CRT)을 FP8/INT8 텐서 코어에 매핑합니다. 이 단계는 매우 효율적입니다 (~0.5 ms).
- Phase B: Phase A 결과에 대한 출력별 리덕션(per-output reduction). 단순한 구현에서는 붕괴된 FP64 벡터 파이프에서 실행되어 새로운 병목 현상을 생성합니다 (~163 ms).

B. Kulisch 탈출 경로 (Phase B 재구성)

약한 FP64 벡터 파이프에 의존하지 않고 Phase B 병목을 해결하기 위해, 저자들은 고전적인 정밀 누적(exact-accumulation) 방식들을 조사합니다. 그들은 Kulisch의 고정 소수점 완전 산술 누산기(fixed-point complete-arithmetic accumulator) [16, 17]를 해결책으로 식별했습니다.

메커니즘: 합산(summation)을 부동 소수점으로 수행하는 대신, 5개의 INT32 레지스터를 통해 구현된 광폭 고정 소수점 누산기(160-bit)를 사용하여 리덕션을 수행합니다.
정밀도: 누산은 정확합니다(중간 반올림 없음). 반올림은 최종적으로 160-bit 정수에서 FP64로 변환될 때 단 한 번만 발생합니다. 이는 전체 FP64 정확도를 유지합니다 (약 11 ulps의 오차를 누적하는 단순 FP64 합산보다 우수함).
성능: B300의 INT32 처리량(~75 TOPS)은 FP64 처리량보다 ~58배 높습니다. 여기서 Phase B를 수행하도록 라우팅하면 예상 실행 시간이 ~18 ms로 단축됩니다.

C. 4단계 플로어 설계 규칙 (Four-Floor Codesign Rule)

저자들은 FFT를 위해 메모리 대역폭($BHBM$) 대비 최소 처리량 요구 사항인 네 가지 "대역폭 패리티 플로어(bandwidth-parity floors)"를 도출합니다.

Native FP64 Floor: $\eta_{FP64} \ge 1.56 \cdot BHBM$ . (B300은 여기서 ~10배 부족함).
Naive Ozaki Phase B Floor: $\eta_{FP64} \ge 2.06 \cdot BHBM$ . (정보 제공용이며, 네이티브보다 엄격히 더 어려움).
Kulisch INT32 Sub-floor: $\eta_{INT32} \ge 8.25 \cdot BHBM$ . (B300은 ~14%의 마진을 가지고 이를 충족함).
FP8 Tensor-Core Floor: $\eta_{FP8} \ge 170 \cdot BHBM$ . (B300은 ~3.7배의 마진을 가지고 이를 충족함).

3. 주요 기여

$\gamma$ -Roof 식별: 본 논문은 3D FFT의 경우 특정 문제 크기( $k \approx 32$ )에서 Garner 재구성 비용( $\gamma$ )이 지배적인 병목이 되어, 연산/메모리 항만이 성능을 결정한다는 가정을 무효화함을 입선합니다.
Tensor-Core Garner 재구성: 저자들은 Garner 재구성을 Phase A(Tensor Core)와 Phase B(SIMT)로 분리하여, 고처리량 FP8/INT8 하드웨어를 핵심 작업에 사용할 수 있도록 도입했습니다.
Kulisch Phase B 구조: 논문은 INT32 SIMT 파이프에서 Kulisch의 고정 소수점 누산기를 사용하여 Phase B 리덕션을 수행할 것을 제안합니다. 이는 FP64가 붕로된 GPU가 FP64 하드웨어 없이도 전체 FP64 정확도를 달성할 수 있게 하는 "소프트웨어 탈출 경로"로 제시됩니다.
4단계 플로어 설계 규칙: 새로운 아키텍처 설계 규칙이 제안되었습니다. FP64 이후의 하드웨어에서 완전한 FP64 FFT를 지원하려면, GPU는 네이티브 FP64 플로어를 만족하거나, FP8 텐서 코어 플로어와 Kulisch INT32 서브 플로어를 모두 만족해야 합니다.
정량적 투영:
- B300: 네이티브 FFT는 ~124 ms; 재귀적 Garner는 ~260 ms; Naive Phase B는 ~163 ms입니다. Kulisch 경로는 ~18 ms를 투영하며, 이는 메모리 루프인 12.9 ms에 근접합니다.
- Rubin: 네이티브 FP64 플로어의 4% 이내에 위치하여, 에뮬레이션이 불필요합니다.
- H100/B200: 네이티브 플로어를 여유롭게 충족합니다.

4. 결과 및 주장

실행 가능성: 본 논문은 B300이 감소된 FP64 벡터 파이프에도 불구하고, 소프트웨어 엔지니어링(Ozaki-Bailey + Kulisch)만을 통해 완전한 FP64 3D FFT에 대해 근사 메모리 루프 성능을 달eric 수 있다고 주장합니다.
정확도: Kulisch 방식은 단순 FP64 합산보다 엄격히 우수한 정확도(단일 최종 반올림 vs 누적 오차)를 제공하면서도 전적으로 INT32 파이프에서 실행됩니다.
아키텍처적 함의:
- B300: Kulisch 커널이 효율적으로 구현된다면(50~70%의 INT32 SIMT 효율 가정 시) 스펙트럴 코드(spectral codes)를 위해 "구제 가능(salvageable)"합니다.
- Rubin: 스펙트럴 코드를 위해 균형 잡혀 있으며, 에뮬레이션이 속도 향상을 제공하지 않습니다.
- 미래 설계: 논문은 **네이티브 FP64 플로어( $\eta \ge 1.56 \cdot BHBM$ )**가 안전한 조달 목표로 남아야 한다고 주장합니다. Kulisch 경로는 기존의 서브 플로어 아키텍처를 위한 "구조(rescue)"일 뿐, 향후 세대에서 FP64나 INT32 실리콘을 더 삭감하는 것을 정당화해서는 안 됩니다. 만약 FP64와 INT32가 모두 삭감된다면, 탈출 경로는 닫히게 됩니다.

5. 의의

본 논문은 Ozaki-II 에뮬레이션, Bailey 분해, 그리고 Kulisch 누산기의 결합이 FP64 이후의 스택에 대한 **엔드 투 엔드 커널 커버리지 감사(end-to-end kernel-coverage audit)**를 제공함을 결론짓습니다. 이는 FP64 벡터 파이프가 "깊게 붕괴된" 상태에서도, 아키텍처가 충분한 INT32 SIMT 처리량과 FP8 텐서 코어 용량을 유지한다면 완전한 FP64 과학 연산(특히 FFT)이 반드시 사멸하는 것은 아님을 보여줍니다.

이 연구는 FFT, SpMV 및 기타 저-연산 강도(low-operational-intensity) 리덕션 제한 커널을 위한 광폭 누산기 프리미티브를 구현하기 위한 libKulisch 라이브러리 구축을 촉구합니다. 저자들은 투영된 결과가 유망하지만(~18 ms), Kulisch Phase B 커널의 경험적 측정이 효율성 가정을 검증하기 위한 즉각적인 다음 단계임을 강조합니다.