Numerical Optimization of Two-Qubit Gates in Silicon Flip-Flop Qubit Arrays under Electrical Control

기술 요약: 전기적 제어 하의 실리콘 플립플롭 큐비트 어레이 내 2-큐비트 게이트의 수치적 최적화

문제 정의
실리콘 기반 도너 플립플롭 큐비트는 핵 스핀의 긴 결맞음 시간과 장거리 쌍극자-쌍극자 결합을 결합하여 확장 가능한 양자 컴퓨팅을 위한 유망한 경로를 제공한다. 그러나 이 플랫폼에서 고충실도 얽힘 연산을 구현하는 것은 상당한 과제에 직면해 있다. 얽힘 상호작용은 본질적으로 전자 궤도 역학에 결합되어 있으며, 이는 비계산 상태(non-computational states)로의 누설을 유발하고 원치 않는 국소 위상(local phase)을 축적할 수 있다. 또한, 다중 큐비트 아키텍처에서는 "구경꾼(spectator)" 큐비트로 인한 잔류 쌍극자 결합이 유효 상호작용 지형을 왜곡한다. 결과적으로, 고립된 상태에서 2-큐비트 게이트를 최적화하는 것만으로는 확장 가능한 소자의 성능을 예측하기에 불충분하다. 주변 큐비트의 존재가 비국소적 진화와 게이트 보정에 필요한 국소 위상 축적 모두를 변화시키기 때문이다.

방법론
저자들은 현실적인 시간 의존적 전기 제어 펄스 하에서 상호작는 플립플롭 큐비트의 완전한 결합 스핀-궤도 역학을 모델링하기 위해 수치 시뮬레이션 프레임워크인 FlipFlopQSim을 사용한다. 연구는 다음의 방법론적 단계를 활용한다:

1. 물리적 모델링: 시스템은 제만 항(Zeeman terms), 전기장에 의해 변조되는 초미세 상호작용(hyperfine interactions), 그리고 8차원 힐베르트 공간 내의 궤도 역학(계산 효율성을 위해 4차원 부분 공간으로 축소됨)을 포함하는 해밀토니안을 사용하여 모델링된다. 다중 큐비트 결합은 장거리 정전기 쌍극자-쌍극자 상호작용에 의해 매개된다.
2. 게이트 특성화: 저자들은 전기적으로 제어되는 쌍극자-쌍극자 상호작용에 의해 생성되는 2-큐비트 진화의 비국소적 함량을 매핑하기 위해 **마클린 불변량(Makhlin invariants)**을 사용한다. 이를 통해 생성된 유니터리를 표준 게이트(예: $\sqrt{\text{iSWAP}}$, $\text{iSWAP}$, $\text{CNOT}$)의 국소 동등 클래스로 분류할 수 있다.
3. 최적화 전략:
   • 얽힘 위상: 특정 홀드 시간($t_{\text{hold}}$) 동안 쌍극자 결합을 강화하기 위해 전자 파동 함수를 이온화 지점으로 단열적으로 이동시키는 제어된 셔틀링 프로토콜을 시뮬레이션한다.
   • 국소 보정: 원시 얽힘 연산은 타겟 게이트와 일치시키기 위해 국소 $R_z$ 회전이 필요함을 확인하였다. 이러한 회전은 디페이징을 최소화하기 위해 "클락 전이(clock-transition)" 바이어스 지점에서 전기적으로 구동되는 단일 큐비트 연산을 통해 구현된다.
   • 공동 설계(Co-Design): 복합 게이트(얽힘 상호작용 + 국소 보정)의 충실도를 극대화하기 위해 제어 파라미터(램프 시간, 홀드 시간 및 회전 각도)를 공동으로 최적화한다.
4. 확장성 분석: 분석은 고립된 2-큐비트 시스템에서 다양한 기하학적 구조(선형, 사각형, 별형) 및 연결 패턴을 가진 다중 큐비트 레지스터로 확장된다. 연구는 구경꾼 큐비트가 유효 상호작용 지형과 필요한 보정 각도를 어떻게 수정하는지 평가한다.

주요 기여 및 결과

• 얽힘 지형 매핑: 본 연구는 전기적으로 구동되는 쌍극자-쌍극자 상호작용이 $\sqrt{\text{iSWAP}}$ 및 $\text{iSWAP}$ 게이트와 국소적으로 동등한 유니터리를 생성하는 특정 홀드 시간($t_{\text{hold}}$) 구간을 식별하였다. 특히, 이 아키텍처의 쌍극자-쌍극자 결합은 XY 유형의 상호작용으로 축소되며, 이는 단일 얽힘 단계에서 CNOT 게이트 생성을 불가능하게 만든다.
• 고충실도 복합 게이트: 물리적으로 구현 가능한 전기 구동 $R_z$ 회전을 위한 제어 파라미터를 최적화함으로써, 저자들은 국소 위상 오차를 효과적으로 보상할 수 있음을 입증하였다. 전체 물리 시뮬레이션은 $\sqrt{\text{iSWAP}}$에 대해 $4.72 \times 10^{-4}$, $\text{iSWAP}$에 대해 $6.14 \times 10^{-4}$의 게이트 불충실도(infidelity)를 달-성하였으며, 이는 모두 결함 허용 임계값인 $1-F \leq 10^{-3}$ 미만이다.
• 보정 각도에 대한 민감도: 결과는 보정된 물리적 게이트가 보정 각도 $\theta$에 매우 민감함을 강조한다. $10^{-4}$ 라디안만큼의 미세한 편차도 충실도를 저하시킬 수 있으므로, 국소 위상 보정을 위한 정밀한 교정이 필수적이다.
• 구경꾼 큐비트의 영향: 다중 큐비트 어레이로 분석을 확장한 결과, 구경꾼 큐비트가 유효 상호작용 지형을 크게 변화시킨다는 것을 밝혀냈다.
  • 기하학적 구조 의존성: 대칭적인 큐비트 배치(활성 큐비트가 동등한 국소 환경을 갖는 경우)는 비대칭 배치보다 일관되게 낮은 게이트 불충실도를 달성한다.
  • 교정 편이(Calibration Shift): 고립된 쌍에 대해 교정된 최적의 보정 각도 $\theta$는 구경꾼이 존재하는 경우 더 이상 최적이 아니며, 특정 장치 기하학에 기초한 국소 위상 보정의 재교정이 필요하다.
  • 성능 저하: 비대칭 환경은 구경꾼 상호작용의 해로운 영향을 증폭시켜, 이상적인 보정이 가정되더라도 도달 가능한 최소 불충실도를 높인다.

의의 및 주장
본 논문은 실리콘 플립플롭 큐비트에서의 고충실도 얽힘 연산은 고립된 상태에서 최적화될 수 없다고 주장한다. 대신, 확장 가능한 성능을 달라는 다음과 같은 요소들을 동시에 최적화하는 공동 설계 접근 방식이 필요하다:

1. 얽힘 상호작용을 위한 펄스 제어 파라미터.
2. 국소 위상 보상 전략.
3. 물리적 장치 기하학 및 연결성.

이 연구는 실리콘 양자 프로세서의 확장성을 평가하기 위한 견고한 수치적 프레임워크를 제공한다. 연구는 특히 대칭적인 큐비트 환경이 구경꾼에 의한 왜곡을 최소화하는 데 결정적이라는 핵심 설계 원칙을 강조한다. 저자들은 이러한 발견이 구경꾼 결합의 능동적 제어(예: 튜너블 금속 커플러를 통한 제어)를 위한 미래 전략과 결합될 때, 실리온 양자 프로세서에서 견고하고 고충실도인 다중 큐비트 게이트 구현을 위한 구체적인 경로를 제시한다고 주장한다.