Toward Topology-Optimized Foundry PDKs: A Seeded Design Framework for Multimode Interferometers
본 논문은 시뮬레이션과 상용 공정을 이용한 실험적 제작을 통해 검증된 바와 같이, 다중 모드 간섭계 기반 광소자의 성능과 제작 견고성을 크게 향상시키기 위해 파라미터 최적화와 시드 기반 위상 최선화(seeded topology optimization)를 결합한 파운드리 준수 엔드 투 엔드 설계 프레임워크를 제시한다.
원본 논문은 CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) 라이선스로 제공됩니다. 이것은 아래 논문에 대한 AI 생성 설명입니다. 저자가 작성하거나 승인한 것이 아닙니다. 기술적 정확성을 위해서는 원본 논문을 참조하세요. 전체 면책 조항 읽기
현대 전자 공학의 세계에서 실리콘 칩은 오랫동안 발전의 엔진 역할을 해왔지만, 이제 전기가 아닌 빛이 정보를 전달하는 새로운 지평이 열리고 있습니다. 실리콘 포토닉스(silicon photonics)라고 알려진 이 분야는 전자가 흐르는 전선처럼 실리콘에 새겨진 미세한 채널을 통해 빛을 유도하는 회로를 구축하는 것을 목표로 합니다. 이러한 빛 기반 회로는 전통적인 전자 공학보다 데이터를 더 빠르게, 그리고 더 적은 열로 이동시킬 수 있다는 약속을 담고 있으며, 이는 우리의 디지털 요구가 증가함에 따라 매우 중요한 이점이 됩니다. 그러나 이러한 회로를 만드는 것은 단순히 선을 긋는 것만큼 간단하지 않습니다. 빛은 극도로 정밀하게 분할되거나 결합되거나 혹은 방향이 바뀌어야 합니다. 경로가 조금이라도 어긋나면 신호는 약해지거나 흩어집니다. 수십 년 동안 엔지니어들은 이러한 빛 가이드(light guides)를 설계하기 위해 확립된 수학적 규칙에 의존해 왔으며, 신뢰할 수 있고 제조하기 쉬운 형태를 만들어 왔습니다. 하지만 이러한 전통적인 형태에는 한계가 있으며, 원래의 단순한 공식에 묶여 있어 종종 잠재적인 성능을 충분히 끌어내지 못하는 경우가 많았습니다. 과제는 장치를 제조할 수 없을 정도로 복잡하게 만들지 않으면서도 성능을 더 높일 수 있는 방법을 찾는 것이었습니다.
조지아 공과대학교(Georgia Institute of Technology)의 연구팀은 이 간극을 메울 수 있는 새로운 방법을 개발하여, 이미 알려진 것에서 시작하여 최적의 상태로 진화하는 설계 프로세스를 만들어냈습니다. 그들은 빛의 파동이 겹치고 간섭하여 원하는 출력을 만들어내는 접점 역할을 하는 멀티모드 간섭계(multimode interferometer)라는 특정 유형의 빛 분할 구성 요소에 집중했습니다. 전통적으로 이러한 장치들은 빛이 단순하고 예측 가능한 형태에서 어떻게 행동하는지를 설명하는 수학적 모델인 해석적 모델(analytical models)을 사용하여 설계됩니다. 이러한 모델은 견고하고 제조하기 쉽지만, 항상 최고의 성능을 찾아낼 수는 없습니다. 반면에, 토폴로지 최적화(topology optimization)라고 불리는 강력한 컴퓨터 기법은 수백만 가지의 변형을 테스트하여 이론적인 완벽한 형태를 찾아낼 수 있지만, 종종 실제 공장에서 제작하기에는 너무 취약하거나 복잡한 설계를 만들어내곤 합니다. 연구진의 해결책은 이 두 가지를 결합하는 것이었습니다. 그들은 공장에서 승인된 견고한 설계에서 시작하여, 강력한 최적화 도구를 사용하여 이를 정교하게 다듬음으로써 최종 결과물이 고성능이면서도 대량 생산이 가능하도록 보장했습니다.
연구팀은 이 접근 방식을 세 가지 다른 유형의 빛 처리 장치에 대해 테스트했습니다: 빛을 두 경로로 나누는 단순한 스플리터(splitter), 서로 다른 빛 모드를 결합하는 멀티플렉서(multiplexer), 그리고 편광에 따라 빛을 분리하는 스플리터입니다. 각 장치에 대해, 그들은 먼저 전통적인 수학적 규칙을 사용하여 표준 설계를 만들었습니다. 이 초기 설계는 기능적으로 잘 작동하는 출발점인 '씨앗(seed)' 역할을 했습니다. 그런 다음 그 씨들을 최적화 프로세스에 입력했습니다. 컴퓨터가 무작위적인 모양에서 처음부터 시작하게 하는 대신(이는 종종 제조 규칙을 위반하는 설계로 이어집니다), 컴퓨터는 씨앗에서 시작하여 작고 반복적인 조정을 수행했습니다. 컴퓨터는 날카로운 모서리를 부드럽게 다듬고, 빛 채널의 너비를 미세하게 조정하며, 부품 간의 간격을 조정하는 동시에, 설계가 상업용 공장에서 생산할 수 있는 엄격한 제한 범위 내에 머물러 있는지 끊임없이 확인했습니다. 이 과정을 통해 컴퓨터는 전통적인 방식보다 훨씬 더 넓은 가능성의 공간을 탐색할 수 있었고, 원래의 공식이 놓쳤던 미세한 개선점들을 찾아낼 수 있었습니다.
이 방법의 결과는 실제 상업용 파운드리에서 제작된 칩에서 측정되었습니다. 단순한 스플리터의 경우, 최적화된 버전은 장치를 통과할 때 발생하는 빛의 손실을 줄였습니다. 기존 설계는 0.20 데시벨의 신호 손실을 보였으나, 새로운 설계는 단 0.14 데시벨의 손실만을 기록했습니다. 빛의 전송에 있어 매 분수의 데시벨이 중요한 세계에서, 이는 상당한 이득입니다. 연구팀은 또한 두 가지 다른 유형의 빛 모드를 결합하는 더 복잡한 장치를 테스트했습니다. 여기서 개선 효과는 더욱 극적이었습니다. 기존 설계는 의도한 빛의 아주 일부분만을 통과시켰으나, 최적화된 버전은 훨씬 더 많은 빛을 통과시켜 전송 손실을 2.79 데시벨에서 1.01 데시벨로 크게 개선했습니다. 결정적으로, 이러한 개선은 단순히 이론적인 것이 아니라 실제 칩에 대한 물리적 측정을 통해 확인되었으며, 이는 설계가 제조 과정을 견뎌낼 만큼 견고하다는 것을 증명했습니다.
연구진은 새로운 장치를 만드는 것을 넘어, 엔지니어들이 사용하는 표준 상업용 툴킷의 일부인 기존 설계를 개선하는 데에도 이 방법을 적용했습니다. 그들은 주요 파운더리에서 제공하는 표준 스플리터와 더 복잡한 4포트 스플리터를 가져와 최적화 파이프라인을 실행했습니다. 결과는 이러한 확립되고 신뢰할 수 있는 설계조차도 더 나아질 수 있음을 보여주었습니다. 예를 들어, 최적화된 4포트 스플리터는 빛을 출력단 사이에 더 균등하게 나누어 주어, 비율을 0.524에서 거의 완벽한 0.506으로 이동시켰습니다. 또한, 연구팀은 실리콘 식각(etching)이 아주 조금 더 깊거나 얕게 되는 등 제조 과정이 약간 변동될 경우 어떤 일이 일어날지 시뮬레이션했습니다. 최적화된 설계는 기존 설계보다 더 잘 버텼으며, 이러한 불완전한 조건 하에서도 성능을 유지했습니다. 이는 새로운 방법이 단순히 추가적인 성능을 짜내는 것뿐만 아니라, 공장에서 발생하는 불가피한 작은 오류들에 대해 장치를 더 관대하게(forgiving) 만든다는 것을 시사합니다.
이 작업은 고급 포토닉 설계의 최선의 길은 과거의 신뢰할 수 있고 잘 이해된 방법들을 버리는 것이 아니라, 그것들을 더 정교한 최적화를 위한 토대로 사용하는 것임을 입증합니다. 작동한다는 것이 이미 알려진 설계를 기초로 삼고 그것을 정교하게 다듬음으로써, 연구진은 완전히 새로운 모양을 처음부터 발명하려다 발생하는 함정, 즉 제작이 불가능한 설계를 만드는 문제를 피할 수 있었습니다. 그들의 접근 방식은 고급 컴퓨터 보조 설계(CAD)의 이점을 엔지니어들이 사용하는 상업용 칩에 통합할 수 있는 실질적인 경로를 제공합니다. 연구팀은 이 방법을 계속 정교화하면서, 더 크고 복잡한 장치로 나아가 역설계(inverse design)의 풀 파워를 엔지니어들이 매일 사용하는 표준 구성 요소들에 도입하는 것을 목표로 하고 있습니다. 목표는 가장 효율적인 빛 유도 구조가 단순히 이론적인 가능성에 그치는 것이 아니라, 칩 설계자들의 툴킷에서 사용 가능한 표준 부품이 되는 미래를 만드는 것입니다.
연구 분야의 논문에 파묻히고 계신가요?
연구 키워드에 맞는 최신 논문의 일일 다이제스트를 받아보세요 — 기술 요약 포함, 당신의 언어로.