Digital Etching of Single-Crystalline Silicon Fin Barriers Down to Sub-10 nm
본 논문은 고종횡비의 10nm 미만 두께를 가진 단결정 실리콘 핀을 제작하기 위해 이방성 습식 식각과 반복적인 급속 열처리 산화 및 기상 불화수소산 식각 기술을 결합한 디지털 식각 공정을 제시하며, 이를 통해 단결정 실리콘 유전체 장벽을 갖는 초전도 큐비트를 생성하기 위한 확장 가능한 경로를 구축한다.
원본 논문은 CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) 라이선스로 제공됩니다. 이것은 아래 논문에 대한 AI 생성 설명입니다. 저자가 작성하거나 승인한 것이 아닙니다. 기술적 정확성을 위해서는 원본 논문을 참조하세요. 전체 면책 조항 읽기
양자 컴퓨터를 구축하려는 여정에서, 과학자들은 정보가 중첩 상태(여러 상태에 동시에 존재하는 상태)로 유지될 수 있는 아주 작고 취약한 회로를 만들기 위해 노력하고 있습니다. 이러한 회로를 위한 가장 유망한 설계 중 하나는 조셉슨 접합(Josephson junction)이라고 불리는 특별한 구성 요소를 사용하는 트랜스몬 큐비트(transmon qubit)입니다. 이 접합은 전류의 문지기 역할을 하지만, 주변 환경에 매우 민감합니다. 만약 접합 내부의 재료가 원자 수준에서 무질서하거나 지저분하다면, 이는 큐비트로부터 에너지를 앗아가는 미세한 결함들을 만들어내어 계산이 완료되기도 전에 정보를 손실하게 만듭니다. 수년 동안 연구자들은 이 장벽을 만들기 위해 원자들이 무작위로 배열된 얼어붙은 액체와 같은 비정질 재료를 사용해 왔습니다. 그러나 이러한 무작위 구조는 양자 성능을 저하시키는 바로 그 결함들로 가득 차 있습니다. 이상적인 해결책은 모든 원자가 정밀하고 질서 정연한 줄에 놓여 있는 완벽한 결정체를 사용하는 것이지만, 복잡한 전자 장치 내부에 얇고 완벽한 결정 장벽을 만드는 것은 엄청난 공학적 과제로 입증되었습니다.
한 연구팀은 이제 단일 실리콘 조각에서 이러한 완벽한 결정 장벽을 깎아내어, 이전에는 도달할 수 없었던 규모로 얇게 만드는 새로운 방법을 개발했습니다. 그들은 현대 전자 공학에서 거의 모든 데 사용되는 재료인 표준 실리콘 웨이퍼로 시작하여, 화학 용액과 열처리의 조합을 사용하여 이를 '핀(fin)'이라고 불리는 높고 좁은 벽으로 조각했습니다. 목표는 이 벽을 매우 얇게 만들어 조셉슨 접합의 장벽 역할을 하게 함으로써, 전자가 통제된 방식으로 터널링을 통과할 수 있도록 하는 것이었습니다. 문제는 실리콘을 성형하는 데 사용된 초기 화학 공정이 벽을 아래쪽은 두껍고 위쪽은 얇게 되는 테이퍼(tapering) 형태로 남겼다는 점이며, 실리콘을 더 얇게 만드는 표준적인 방법들은 이 섬세한 구조를 부러뜨리거나 너무 두꺼운 상태로 남겨두는 경향이 있었습니다.
이를 해결하기 위해 연구진은 먼저 습식 화학 식각(wet chemical etch)을 사용했습니다. 실리콘을 칼륨 수산화물 용액에 담가 특정 방향으로 재료를 깎아내어 매끄럽고 경사진 벽을 남겼습니다. 이 과정을 통해 약 74나노미터 두께의 핀이 만들어졌으나, 양자 장벽으로 기능하기 위해서는 10나노미터 미만이어야 했습니다. 그들은 이어 매우 느리고 통제된 박리 과정처럼 작동하는 '디지털 식각(digital etching)' 기술로 눈을 돌렸습니다. 그들은 실리코를 가스에 노출시켜 맨 윗부분의 원자 층을 얇은 산화막 피부로 변환한 뒤, 불화수소산 증기를 사용하여 그 피부를 씻어냈습니다. 표면을 산화물로 바꾸고 이를 씻어내는 이 주기를 반복함으로써, 실리콘 층을 한 층씩 제거할 수 있었습니다. 초기 테스트에서 그들은 핀을 약 19나노미터까지 얇게 만드는 데 성공했지만, 공정에 결함이 있었습니다. 핀이 너무 얇아지면 핀 위에 놓인 보호 마스크가 떨어져 나갔는데, 이는 아마도 액체 산이 마스크를 고정하는 접착제를 깎아먹었기 때문일 것입니다.
이 한계를 극0복하고 10나노미터 미만의 목표에 도달하기 위해, 연구팀은 액체 산 대신 기체 기반 공정으로 전환하고 실리콘을 가열하는 방식을 변경했습니다. 그들은 가열로 안에서 실리콘을 매우 빠르게 가열하는 방식인 급속 열처리(rapid thermal annealing)를 사용하여 산화층을 성장시켰습니다. 가열로 내부의 온도와 가스 혼합 비율을 정밀하게 제어함으로써, 각 주기마다 제거되는 실리콘의 양을 정확히 조절할 수 있었습니다. 그들은 실리콘을 매우 높은 온도로 가열하면 재료가 빠르게 제거되어 핀의 두꺼운 부분에 유용하며, 낮은 온도는 최종적인 초박형 치수에 접근할 때 미세 조정에 유리하다는 것을 발견했습니다. 이 접근 방식 덕분에 마스크를 손상시키지 않고 실리콘을 벗겨낼 수 있었으며, 결과적으로 6나노미터 두께의 핀을 만들어낼 수 있었습니다.
하지만 핀은 여전히 상단이 하단보다 현저히 얇아지는 테이퍼링 문제를 겪었으며, 이는 접합의 전기적 특성을 불일치하게 만들 수 있었습니다. 연구진은 실리콘이 가열되는 방식이 상단을 하단보다 더 빠르게 산화시켜 두께의 구배(gradient)를 만든다는 점을 깨달았습니다. 이를 해결하기 위해 그들은 가열 속도를 늦추고 가열로 내부의 분위기를 순수 산소에서 질소와 산소의 혼합물로 변경했습니다. 이러한 미묘한 변화는 전체 구조가 목표 온도에 도달하기 전에 상단이 너무 빨리 반응하는 것을 방지했습니다. 결과는 균일성의 극적인 개선이었습니다. 1.2마이크로미터 높이의 핀에서 상단과 하단의 두께 차이는 17나노미터에서 단 3나노미터로 줄어들었습니다.
최종 구조물은 강력한 전자 현미경으로 검사되었으며, 이를 통해 연구팀이 상단은 약 6나노미터, 하단은 15나노미터 두께를 가진 매우 곧은 프로파일의 단결정 실리콘 벽을 성공적으로 제작했음이 밝혀졌습니다. 이러한 정밀도는 완벽한 단결정 실리콘 장벽을 사용하여 조셉슨 접합을 만드는 것이 이제 가능하다는 것을 시사하며, 이는 기존 재료에서 발견되는 에너지 탈취 결함들을 제거할 수 있습니다. 이 초박형의 균일한 핀을 표준 반도체 도구를 사용하여 만들 수 있음을 입증함으로써, 연구진은 완벽한 결정체의 이론적 이점을 실질적인 현실로 바꾸며 더 안정적이고 신뢰할 수 있는 양자 컴퓨터를 구축하기 위한 명확한 길을 열었습니다.
연구 분야의 논문에 파묻히고 계신가요?
연구 키워드에 맞는 최신 논문의 일일 다이제스트를 받아보세요 — 기술 요약 포함, 당신의 언어로.