Layer-by-layer growth of highly aligned MoS$_2$ nanoribbon arrays

전자 기기를 더 작고 빠르게 만들려는 끊임없는 노력 속에서, 엔지니어들은 전통적인 실리콘 트랜지스터가 효과적으로 제어하기에는 너무 얇아지는 지점에 도달했습니다. 이를 해결하기 위해 과학자들은 전이 금속 디칼코게나이드(transition metal dichalcogenides)라고 알려진 새로운 종류의 재료로 눈을 돌리고 있습니다. 이것들을 원자들이 매우 얇아서 본질적으로 2차원인 시트라고 상상해 보십시오. 그럼에도 불구하고 이들은 실리콘이 할 수 없는 방식으로 전기를 전도할 수 있는 능력을 갖추고 있습니다. 이러한 재료의 평평한 시트들도 유용하지만, 미래의 초소형 트랜지스터를 위한 가장 유망한 경로는 이들을 나노리본이라고 불리는 길고 좁은 띠 형태로 만드는 것입니다. 이 1차원 구조는 전기 전류를 위한 작고 효율적인 통로 역할을 하여, 전자의 흐름을 더 잘 제어할 수 있게 해줍니다. 그러나 중요한 장애물이 남아 있었습니다. 연구자들이 이러한 띠를 단일 원자층으로 성장시키는 것은 쉽게 할 수 있었지만, 그 위에 더 많은 층을 제어된 방식으로 쌓아 올리는 데는 어려움을 겪었습니다. 층을 추가하는 것은 매우 중요한데, 왜냐하면 더 두꺼운 띠가 종종 전기를 훨씬 더 잘 전도하기 때문입니다. 하지만 이전의 방법들은 층을 추가하는 데 실패하거나, 장치의 성능을 망치는 지저도하고 불균일한 구조를 만들어냈습니다.

연구팀은 이제 종이를 쌓는 것처럼 이 나노리본들을 층별로 구축하여, 얼마나 많은 층이 추가되는지를 정밀하게 제어할 수 있는 방법을 입증했습니다. 그들은 사파이어 표면 위에 몰리브덴 디설파이드(molybdenum disulfide)라는 특정 유형의 이 원자 두께 재료를 성장시켰습니다. 과정은 완벽하게 정렬된 단일 층의 나노리본을 성장시키는 것으로 시작되었습니다. 이 토대가 마련되자, 연구자들은 성장로 내부의 조건을 변경했습니다. 구체적으로는 몰리브덴 전구체의 공급량을 늘렸습니다. 이 조절은 행동의 변화를 유발했습니다. 즉, 재료가 표면을 더 많이 덮기 위해 옆으로 퍼지는 대신, 첫 번째 층 바로 위에 수직으로 쌓이기 시작한 것입니다. 온도와 공급되는 재료의 양을 세심하게 조정함으로써, 과학자들은 과정을 두 개의 층에서 멈추거나, 혹은 세 개 또는 네 개의 층을 가진 띠를 만들기 위해 계속 진행할 수 있었습니다. 결정적으로, 이러한 수직 성장은 띠의 폭을 넓히지 않고 이루어졌으며, 이를 통해 띠가 아주 작은 트랜지스터에 유용할 만큼 충분히 좁은 상태를 유지하게 했습니다.

연구진은 이 새로운, 더 두꺼운 띠들이 단순히 무작위로 쌓인 원자 더미가 아니라 고도로 정렬된 단결정 구조임을 확인했습니다. 그들은 층들이 전자 기기에 이상적인 2H 구조라고 알려진 특정하고 반복적인 패턴으로 쌓여 있다는 것을 발견했습니다. 이 구조는 매우 균일하여, 다른 방식으로 성장시킨 재료들에서 흔히 나타나는 내부 경계나 결함이 없는 상태를 유지했습니다. 연구 성과를 증명하기 위해, 팀은 이 나노리б본을 사용하여 아주 작은 전자 스위치, 즉 트랜지스터를 제작했습니다. 그들은 단일 층 띠로 만든 소자와 이중 층 띠로 만든 소자를 비교했습니다. 결과는 명확했습니다. 이중 층 띠는 전기가 훨씬 더 쉽게 흐르게 했습니다. 두 층의 띠로 만들어진 소자는 단일 층 버전보다 전자를 약 두 배 더 빠르게 이동시켰고, 세 배 더 많은 전류를 운반했습니다. 이러한 개선은 나노리본의 두께를 제어하는 것이 차세대 전자 공학의 잠재력을 끌어내는 핵심이라는 점을 시사합니다.

또한 이 연구는 이 방법이 더 복잡한 구조를 만드는 데도 다재다능하다는 것을 보여주었습니다. 두 번째 단계에서 사용하는 재 материалы를 교체함으로써, 팀은 몰리브덴 디설파이드 띠 위에 다른 재료인 텅스텐 디설파이드(tungsten disulfide)를 직접 성장시킬 수 있었습니다. 이는 이종 구조(heterostructure)라고 불리는 두 가지 서로 다른 재료의 수직 스택을 생성하였으며, 이는 고급 전자 부품의 빌딩 블록이 됩니다. 성장을 중간에 멈추지 않고도 재료를 바꿀 수 있는 능력은 다양한 맞춤형 전자 층을 만드는 문을 열어줍니다. 연구진은 나노리본과 사파이어 표면 사이의 독특한 상호작용을 활용하여 이를 달성했습니다. 새로운 층이 전체 표면을 덮은 후에야 형성될 수 있는 다른 표면들과 달리, 사파이어 표면은 기존의 띠 위에서만 새로운 층이 형성되도록 허용했습니다. 이러한 선택적 성장은 상세한 컴퓨터 시뮬레이션을 통해 확인되었으며, 시뮬레이션은 첫 번째 층이 존재하는 동안 원자들이 빈 사파이어 표면보다는 기존의 리본에 붙어 있는 것을 선호한다는 것을 보여주었습니다.

이 접근 방식의 성공은 시간과 온도의 섬세한 균형에 달려 있습니다. 연구진은 단순히 재료를 더 오래 성장시키는 것만으로는 자동으로 더 많은 층이 추가되지 않는다는 것을 발견했습니다. 대신, 핵심은 더 많은 원자를 반응으로 몰아넣기 위해 전구체의 열을 높이는 것이었습니다. 낮은 온도에서는 성장 시간을 아무리 늘려도 띠는 단일 층 상태를 유지했습니다. 온도가 높아짐에 따라 띠는 쌓이기 시작하여, 먼저 완전한 두 번째 층을 형성했고, 더 높은 온도와 더 긴 시간과 함께 세 번째, 네 번째 층을 추가했습니다. 이 과정 전반에 걸쳐 띠의 폭은 놀라울 정도로 일정하게 유지되었으며, 많은 경우 20나노미터 미만을 유지했습니다. 이러한 정밀도는 이 아주 작은 트랜지스터의 성능이 그 폭에 크게 의존하기 때문에 매우 중요합니다. 연구진이 띠의 좁은 폭을 희생하지 않으면서 두께를 제어할 수 있었다는 사실은 고품질의 원자 두께 전자 공학을 제조하는 데 있어 중요한 진전을 의미합니다.

이러한 복잡한 다층 구조를 성장시키는 것이 가능하다는 것을 입증함으로써, 연구진은 더 나은 트랜지스터를 만드는 일반적인 방법을 제공했습니다. 그들이 만든 소자들은 채널이 매우 좁음에도 불구하고, 유사한 재료들에 대해 지금까지 보고된 최고의 결과들과 대등하거나 이를 능가하는 성능 지표를 보여주었습니다. 이는 깨끗한 바텀업(bottom-up) 성장 과정과 층수를 제어하는 능력을 결합하는 것이 미래 칩 설계의 강력한 전략임을 시사합니다. 이 연구는 채널의 두께가 단순한 세부 사항이 아니라, 트랜지스터가 얼마나 잘 작동하는지를 최적화하기 위해 조정할 수 있는 근본적인 매개변수라는 점을 강조합니다. 산업이 더욱 작고 효율적인 전자 부품을 향해 나아감에 따라, 이러한 원자 층을 정밀하게 쌓을 수 있는 능력은 단일 층 재료의 한계를 넘어 3차원이면서도 원자 두께를 유지하는 전자 공학의 새로운 시대로 나아가는 명확하고 실질적인 경로를 제시합니다.