A physics-informed uncertainty-aware surrogate for $p$-$n$ junction diodes

기술 요약: p-n 접합 다이오드를 위한 물리 정보 기반 불확실성 인지 대리 모델

문제 정의
반도체 소자를 설계하는 작업은 일반적으로 특정 기하 구조, 도핑 프로파일 및 경계 조건을 갖는 결합된 정전기 및 캐리어 수송 방정식(drift-diffusion)을 Synopsys Sentelius나 Silvaco Atlas와 같은 TCAD(Technology Computer-Aided Design) 도구를 사용하여 해결해야 합니다. 이러한 솔버들은 정확하지만 계산 비용이 매우 높아, 소자의 길이, 도핑, 동작 바이어스 등의 변화를 포함하는 광범위한 설계 공간을 탐색하기에는 비효율적입니다. 기존의 머신러닝 대리 모델(surrogate)은 세 가지 범주로 나뉩니다: 단자 응답 모델(빠르지만 내부 상태가 결여됨), 물리 정보 솔버(내부 상태를 표현하지만 불확실성 정량화가 부족한 경우가 많음), 그리고 메쉬 네이티브 연산자(복잡한 기하 구조를 처리하지만 특정 격자 구조를 요구함). 본 연구의 과제는 장치 패밀리 전반에 걸쳐 소자의 내부 상태(전위 및 캐리어 밀도)와 파생된 관심 정량(QoI)을 예측할 뿐만 아니라, 정답(ground truth)에 대한 접근 없이도 사용자가 지정한 신뢰할 수 있는 불확실성 추정치를 제공하는 대리 모델을 개발하는 것입니다.

방법론
저자는 소자 파라미터($L, n_D, V$)에 따라 조건화된 물리 정보 신경망(PINN) 대리 모델을 개발합니다.

• 지배 방정식 및 파라미터화: 시스템은 쇼클리-리드-홀(SRH) 재결합을 포함하는 드리프트-디퓨전 방정식으로 모델링됩니다. 저자는 캐리어 밀도를 직접 구하는 대신 정전기 전위($\tilde{\phi}$)와 전자/정공 준-페르미 포텐셜($\tilde{v}_n, \tilde{v}_p$)을 구하는 준-페르미 레벨(QFL) 파라미터화를 활용합니다. 이는 드리프트와 디퓨전 항이 서로 상쇄되어 수 차수의 크기 차이를 보이는 데서 오는 수치적 불안정성을 방지합니다.
• 네트워크 아키텍처: 세 개의 별도 다층 퍼셉트론(MLP)이 $\tilde{\phi}, \tilde{v}_n, \tilde{v}_p$를 예측합니다. 네트워크는 은닉층을 소자 파라미터($L, n_D, V$ 및 2D를 위한 기하학적 기술자)에 따라 조건화하기 위해 FiLM(Feature-wise Linear Modulation)을 사용합니다. 입력에는 소자 길이에 의해 정규화된 공간 좌표와 데바이 길이(Debye length)가 포함되어, 네트워크가 다양한 스케일에 걸쳐 특징을 해상할 수 있도록 합니다.
• 손실 함수: 학습은 다음 항목들의 가중 합을 최소화합니다:
  1. 데이터 손실: 오픈 소스 TCAD 솔버인 DEVSIM으로부터 얻은 참조 데이터에 대한 평균 제곱 오차(MSE).
  2. 물리 손실: 포아송(Poisson) 및 연속 방정식(continuity equations)의 잔차(residual).
  3. 경계 조건 손실: 접점에서의 디리클레(Dirichlet) 조건 및 절연 경계에서의 노이만(Neumann) 조건.
     결정적으로, 저자는 물리적 잔차가 민감하지 않은 저밀도 영역에서도 네트워크가 수렴할 수 있도록 DEVSIM 데이터를 포함함으로써 "밀도 게이팅(density gating)" 문제를 해결합니다.
• 미분 없는 전류 판독(Derivative-Free Current Readout): 저자의 주요 방법론적 기여는 단자 전류를 계산하는 방법입니다. 네트워크 출력의 자동 미분을 통해 전류($J_{grad}$)를 찾는 방식은, 네트워크가 가파른 준-페르미 기울기를 해상하지 못하는 길고 고농도로 도핑된 소자에서 실패합니다. 대신, 저자는 전위와 캐리어 프로파일을 적분하는 검멜 관계(Gummel relation)를 기반으로 한 미분 없는 판독법($J_{RO}$)을 사용합니다. 이 방법은 내부 상태의 기울기가 불완전하더라도 전류를 정확하게 복원합니다.
• 불확실성 정량화: 정답 없이 유효성을 추정하기 위해, 저자는 국소적 공리적 예측(localised conformal prediction) 프레임워크를 채택합니다. 저자는 에러를 소자의 고갈 분율($\kappa = \log_{10}(W_{dep}/L)$)의 함수로 정의합니다. 캘리브레이션 데이터셋을 사용하여 가중치가 적용된 90% 분위수 에러 바 $b(\kappa)$를 구축합니다. 쿼리 시, 계산된 에러 바가 사용자가 지정한 허용 오차 $\tau$ 이내에 있으면, 대리 모델은 해당 답의 신뢰성을 "보증"합니다.

주요 기여

1. 미분 없는 전류 판독: 본 논문은 급격한 기울기가 존재하는 영역에서 PINN의 자동 미분을 통해 단자 전류를 안정적으로 얻을 수 없음을 입증합니다. 제안된 적분 기반 판독법(검멜 관계)은 내부 상태의 기울기가 불완전할 때도 견고하게 작동하는 반면, 미분된 전류는 실제 값과 한 자릿수 차이가 나거나 부호가 틀릴 수 있음을 보여줍니다.
2. 불확실성 인지 대리 모델: 단순한 점 추정을 넘어, 이 연구는 예측에 교정된 에러 구간을 부착합니다. 이 구간은 단일 물리 변수(고갈 분율)에 따라 조건화되어, 대리 모델이 스스로 언제 부정확할 가능성이 높은지(예: 완전 고갈 영역) 보고할 수 있게 합니다.
3. 기하 구조에 대한 일반화: 본 형식은 1차원 대칭 및 비대칭 접합, 그리고 2차원 평면 다이오드에 대해 검증되었으며, 이는 아키텍처와 판독 방법이 특정 기하 구조나 도핑 대칭에 국한되지 않음을 보여줍니다.

결과

• 정확도: 1차원 대칭 접합에 대해, 대리 모델은 정전기 전위에 대해 0.11%, 전자 밀도에 대해 1.5%, 정공 밀도에 대해 **0.61%**의 중앙값 L1 오차를 달성했습니다. 단자 전류($J_{RO}$)는 테스트 소자들에 대해 중앙값 상대 오차 **0.70%**를 보였습니다.
• 불확실성 커버리지: 교정된 에러 바는 5가지 모든 관심 정량(전류, 고갈 폭, 피크 전계, 저장된 전자 전하, 저장된 정공 전하)에 대해 테스트 소자 전반에서 약 **90%**의 한계 커버리지(marginal coverage)를 달s성했습니다.
• 외삽 한계: 대리 모델은 훈련 범위($V < V_{bi}$) 내에서는 잘 작동합니다. 그러나 빌트인 전위(built-in potential)를 초과하는 외삽($V > V_{bi}$) 시에는 훈련 데이터에 존재하지 않는 저항 제한 영역에 진입함에 따라 중앙값 오차가 74%까지 상승하며 성능이 저하됩니다.
• 벤치마킹: 2차원 및 비대칭 1차원 벤치마크에서도 프레임워크는 내부 상태와 QoI에 대해 낮은 오차를 유지하였으며, 가장 큰 편차는 특정 영역(예: 2D에서의 $Q_n$에 대한 13%)의 저장 전하 예측에서 발생했습니다.

의의 및 주장
본 논문은 단순한 예측을 넘어 신뢰성 추정을 제공하는 물리 정보 기반 대리 모델의 성공적인 프레임워크를 입증한다고 주장합니다. 물리적 상태 변수에 따라 조건화된 공리적 예측 방법을 활용함으로써, 대리 모델은 소자 물리학자에게 특정 예측이 원하는 허용 오차 범위 내에 있는지 알려줄 수 있습니다. 저자는 이 방법이 현재 특정 도핑 패밀리와 순방향 바이어스에 국한되어 있지만, 신뢰할 수 있는 대리 모델을 위한 경로를 구축하고 있음을 강조합니다. 또한, 불확실성 구간은 개별 소자에 대한 보장이 아니라 집단 전체에 유효한 한계적(marginal) 보장이며, 캘리브레이션 지원 범위(특정 고갈 분율 범위) 내에서만 유효하다는 점을 명시합니다. 본 연구는 결론적으로 물리 정보 기반 접근 방식이 강력하지만, 설계 탐색을 위한 실질적인 배치를 위해서는 불확실성 정량화의 통합이 필수적임을 밝히고 있습니다.