A Deep Cross Neural Network Framework for Stealthy Hardware Trojan Identification in FPGA

기술 요약: FPGA 내 은밀한 하드웨어 트로잔 식별을 위한 딥 크로스 뉴럴 네트워크 프레임워크

문제 정의
암호학, 항공우주, 국방 등 보안이 중요한 애플리케이션에서 FPGA(Field Programmable Gate Array)에 대한 의존도가 높아짐에 따라 하드웨어 트로잔(Hardware Trojan, HT) 공격에 대한 취약성도 높아졌습니다. 이러한 악성 회로는 설계 또는 제조 단계에서 기능 변경, 성능 저하 또는 데이터 유출을 목적으로 의도적으로 삽입됩니다. 기존의 탐지 방식은 다음과 같은 상당한 어려움에 직면해 있습니다:

• 은밀함(Stealth): 트로잔은 기능 테스트를 회피하기 위해 희귀한 트리거 조건과 최소한의 물리적 흔적을 갖도록 설계됩니다.
• 기존 기술의 한계: 기능 테스트는 대규모 설계에 대해 비현실적인 수의 테스트 패턴을 요구합니다. 사이드 채널 분석(전력, 타이밍)은 공정 변이 및 환경 노이즈에 민감합니다. 형식 검증(Formal verification) 및 역공학(Reverse engineering)은 신뢰할 수 있는 "골든(Golden)" 참조 모델과 높은 계산 자원을 요구하는 경우가 많습니다.
• 머신러닝의 격차: 머신러닝이 유망한 대안이 될 수 있으나, 기존 분류기들은 특징(Feature)들을 독립적으로 처리하며, 다양한 아키텍처 전반에 걸친 일반화 능력이 부족하고, 적대적 조작이나 데이터 부족에 취약할 수 있습니다.

방법론
본 논문은 FPGA 기반 VLSI 회로에서 HT를 탐지하기 위해 딥 크로스 뉴럴 네트워크(Deep Cross Neural Network, DCNN) 분류기를 활용하는 새로운 프레임워크를 제안합니다. 이 접근 방식은 상관관계가 있는 특징 학습을 활용하여 골든 참조 모델에 대한 의존성을 최소화하도록 설계되었습니다. 워크플로우는 세 가지 주요 단계로 구성됩니다:

1. 데이터 전처리:

   • 출처: 본 연구는 AES, RS232, 마이크로컨트롤러 등 트로잔이 없는 버전과 트로잔이 삽입된 버전을 모두 포함하는 100개 이상의 다양한 설계(chip-level Trojan 벤치마크 데이터셋)를 포함하는 Trust-Hub 데이터셋을 활용합니다.
   • 특징 추출: 넷리스트(Netlist)와 시뮬레이션 트레이스로부터 구조적 특징(게이트 수, fan-in/fan-out, 신호 경로 길이)과 기능적/동적 특징(스위칭 활동, 토글 레이트, 전력 통계)을 추출합니다.
   • 정제 및 정규화: 결측치와 이상치를 처리하기 위해 데이터를 정제합니다. 특징들은 min-max 또는 z-score를 통해 정규화되며, 클래스 불균형 문제를 해결하기 위해 SMOTE와 같은 기법으로 균형을 맞춥니다. 데이터셋은 훈련, 검증, 테스트 세트로 분할됩니다.

2. 클러스터링(Clustering):

   • 분류에 앞서, 처리된 특징 세트는 비지도 클러스터링 과정을 거칩니다. 이 단계는 회로 샘플을 구조적 및 기능적 유사성(예: 게이트 복잡도, 연결 패턴)을 기준으로 그룹화합니다.
   • 목적: 클러스터링은 클래스 내 분산을 줄이고, 중복 데이터를 제거하며, 숨겨진 구조를 격리합니다. 이는 샘플을 일관된 그룹으로 조직함으로써, 후속 분류기가 고립된 이상치가 아닌 상관관계가 있는 패턴에 집중할 수 있도록 데이터를 준비합니다.

3. 딥 크로스 뉴럴 네트워크(DCNN) 분류:

   • 아키텍처: 본 프레임워크의 핵심은 여러 회로 파라미터 간의 상관관계를 활용하도록 설계된 DCNN입니다. 특징들을 독립적으로 분석하는 표준 분류기와 달리, DCNN은 특징 간의 관계(예: 게이트 수, fan-out 분포, 신호 활동의 동시 변화)를 학습합니다.
   • 메커니즘: 모델은 입력 가중치 행렬($W$), 순환 가중치 행렬($U$), 그리고 편향 벡터($b$)를 사용합니다. 셀 상태와 연결 필터를 기반으로 은닉 상태(hidden states)가 업데이트되는 재귀적 구성 메커니즘을 채택합니다. 훈련 과정은 가중치를 조정하기 위해 역전파를 통해 교차 엔트로피(Cross-Entropy) 손실을 최소화합니다.
   • 예측: 훈련된 모델은 클러스터링된 특징 벡터를 상관관계 공간(correlation space)으로 매핑하여, 트로잔 존재 가능성에 기초한 이진 분류(트로잔 미삽입 vs. 트로잔 삽입)를 생성합니다.

주요 기여

• 상관관계 기반 신경망 학습: 기존의 독립적 특징 분석의 한계를 해결하기 위해 구조적 특징과 기능적 특징 간의 상관관계를 명시적으로 모델링하는 DCNN을 적용한 것이 주요 기여입니다.
• 클러스터링된 특징 표현: 이질적인 벤치마크 데이터를 정리하기 위해 클러스터링 전처리 단계를 통합함으로써, 트로잔으로 인한 이상 징의 분리 가능성을 높였습니다.
• 의존성 감소: 본 프레임워크는 신뢰할 수 있는 골든 참조 모델이나 복잡한 사이드 채널 측정을 요구하지 않고, 회로 설계의 고유한 구조적 및 행동적 패턴에 의존하여 작동합니다.
• 확장성: 본 방법은 복잡한 FPGA 아키텍처와 다양한 유형의 트로잔(조합 회로, 순차 회로, 파라미터형)에 적응할 수 있도록 설계되었습니다.

결과
프레임워크는 다양한 훈련-테스트 비율(60%, 70%, 80%)로 Trust-Hub 데이터셋을 사용하여 평가되었습니다. 성능은 지식 그래프 기반 접근 방식(VD-KGE [24]) 및 지연 사이드 채널 방식(ZDD [25]), 그리고 표준 ANN 및 CNN 모델을 포함한 기존 방법들과 벤치마킹되었습니다.

• 정확도: 제안된 DCNN 프레임워크는 **98.4%**의 탐지 정확도를 달성했습니다.
• 오경보율(False Alarm Rate): 시스템은 표준 구성보다 크게 개선된 **1.2%**의 낮은 오경보율을 입증했습니다.
• 비교 성능: 제안된 방법은 정밀도(Precision), 재현율(Recall), F-Measure, 민감도(Sensitivity), 특이도(Specificity)를 포함한 모든 지표에서 VD-KGE, ZDD, RNN, CNN 등의 비교 모델들을 일관되게 능가했습니다.
• 강건성: 모델은 다양한 트로잔 유형과 회로 크기에 대해 안정적인 성능을 유지했습니다. ROC 곡선은 1에 근접하는 AUC를 나타내어, 오탐지를 억제하면서도 은밀한 트로잔에 대한 높은 민감도를 보여주었습니다.
• 효율성: 이 접근 방식은 클러스터링된 학습 메커니즘의 효율성 덕분에 그래프 처리 또는 트레이스 분석 방법에 비해 "낮은" 계산 오버헤드를 갖는 것으로 언급되었습니다.

의의 및 주장
저자들은 본 연구가 FPGA 기반 VLSI 시스템의 보안을 강화하기 위한 신뢰할 수 있고 효율적인 솔루션을 제공한다고 주장합니다. 본 연구의 의의는 상관관계 기반 신경망 학습을 통해 미세한 변화를 일으키는 하드웨어 트로잔을 식별함으로써, 전통적인 테스트 및 고립된 특징 분석의 한계를 극복했다는 점에 있습니다.

논문은 제안된 알고리즘이 다음과 같은 하드웨어 트로잔 탐지의 핵심 과제를 효과적으로 해결한다고 단언합니다:

• 트로잔 활성화의 은밀한 특성.
• 다양한 회로 아키텍처에 걸친 확장성 요구.
• 적응형 공격에 대한 강건성 요구.

참조 설계에 대한 의존도를 낮추고 높은 정확도와 낮은 오경보를 달erm으로써, 이 프레임워크는 실질적인 하드웨어 보안 애플리케이션을 위한 실행 가능한 솔루션으로 제시됩니다. 저자들은 향에 연구 방향으로 실시간 탐지, 진화하는 공격에 대한 적응형 학습, 그리고 저자원 FPGA 환경을 위한 최적화를 제안하지만, 현재의 연구는 표준 벤치마크에서 클러스터링된 DCNN 접근 방식의 효용성을 확립하였습니다.