76 papers
Dit artikel introduceert de Hybrid Residue Floating Numerical Architecture (HRFNA), een nieuwe numerieke architectuur voor FPGA's die residuele rekenkunde combineert met exponentiële schaling om een hoge doorvoer en energie-efficiëntie te bereiken met formele foutgrenzen, wat aanzienlijke prestatieverbeteringen oplevert ten opzichte van de IEEE 754 FP32-standaard.
Dit paper introduceert twee software-only technieken, Overflow-Aware Scaling en Macro Block Scaling, die de nauwkeurigheidskloof tussen het MXFP4- en NVFP4-quantisatieformaat voor grote taalmodellen van ongeveer 10% tot minder dan 1% verkleinen zonder hardware-aanpassingen.
Dit empirische onderzoek analyseert de interacties tussen modelkenmerken en promptontwerp bij het genereren van Verilog-code, waarbij het via een gecontroleerde factoriële opzet patronen identificeert die generaliseren over verschillende modellen en benchmarks.
Het paper introduceert Design Conductor, een autonoom agent dat binnen 12 uur een volledig werkende, 1,48 GHz RISC-V CPU (VerCore) heeft ontworpen en verifieerd tot het tape-out-ready GDSII-formaat, wat de eerste keer is dat een dergelijk systeem een processor van concept tot fysiek ontwerp volledig zelfstandig realiseert.
Dit paper introduceert CktEvo, een benchmark en referentiekader dat grote taalmodellen in staat stelt om op repository-niveau functioneel correcte RTL-code te evolueren met als doel de Power, Performance en Area (PPA) te verbeteren door middel van een gesloten lus met toolchain-feedback.
Het artikel introduceert SiliconMind-V1, een lokaal fijngefineerd multi-agent framework dat door middel van testgedreven verificatie en iteratief debuggen functioneel correcte Verilog-code genereert en hiermee de huidige state-of-the-art prestaties verbetert.
Dit artikel introduceert AnalogToBi, een framework voor de automatische generatie van device-level analoge circuittopologieën dat via een bipartiete graafrepresentatie, een circuittype-token voor functionele controle en grammatica-gestuurde decoding hoge mate van geldigheid en originaliteit bereikt zonder menselijke tussenkomst.
Dit paper introduceert KernelCraft, het eerste benchmarkkader dat aantoont dat agentische LLM-systemen via een feedback-gedreven workflow effectief lage-niveau kernels kunnen genereren en optimaliseren voor nieuwe hardware-architecturen, waardoor de ontwikkelingstijd en -kosten voor dergelijke accelerators aanzienlijk worden verlaagd.
Dit paper introduceert ALADIN, een framework voor nauwkeurigheids- en latentiebewuste ontwerpruimte-analyse dat de prestaties van gemengd-precisie kwantiseringsneuronale netwerken op ingebouwde AI-accelerators evalueert zonder fysieke implementatie, waardoor de ontwikkelingstijd en -kosten aanzienlijk worden verlaagd.
Deze proefschriftsamenvatting presenteert kostenefficiënte methoden voor het beoordelen en verbeteren van de betrouwbaarheid van DNN-hardwareversnellers, waaronder een nieuwe analytische tool en de real-time, zero-overhead techniek AdAM die fouttolerantie biedt met aanzienlijk lagere hardwarekosten.
Dit overzichtspaper analyseert de prestaties van ultra-low-power edge- en in-sensor AI-processoren door een theoretische vergelijking van architectuurparadigma's te combineren met empirische benchmarks van het PicoSAM2-model op de GAP9, STM32N6 en Sony IMX500, waarbij de IMX500 uitblinkt in energie-efficiëntie en in-sensor verwerking.
Dit artikel presenteert een data-rate-bewuste CNN-versnellerarchitectuur voor FPGAs die door middel van multi-pixelverwerking en geoptimaliseerde ontwerpverkenning de hardwarebenutting maximaliseert en de rekenmiddelen voor complexe netwerken aanzienlijk reduceert.
Dit paper introduceert ARKV, een lichtgewicht en adaptief framework dat de geheugenefficiëntie van Large Language Models bij lange contexten aanzienlijk verbetert door dynamisch precisieniveaus toe te wijzen aan tokens op basis van hun belang, waardoor het KV-cachegebruik met een factor 4 wordt gereduceerd zonder significante kwaliteitsverlies.
Dit artikel toont aan dat het mogelijk is om bij matrixvermenigvuldiging en convoluties elke reële vermenigvuldiging te vervangen door één kwadrering en elke complexe vermenigvuldiging door drie kwadreringen, wat leidt tot aanzienlijke hardware-efficiëntiewinst door het gebruik van circuits met een lagere poorttelling.
Dit onderzoek evalueert op meerdere kwantumplatforms de 'blinde reset'-methode voor het hergebruiken van ancilla-qubits zonder meting, en toont aan dat deze techniek de cycluslatentie aanzienlijk kan verminderen terwijl de reinheid van de qubits behouden blijft.
Dit artikel presenteert een compressieframework voor Reservoir Computing dat gebruikmaakt van een op gevoeligheid gebaseerde prune-mechanisme om de afweging tussen kwantisatie, pruning en hardware-efficiëntie te optimaliseren, wat resulteert in aanzienlijke verbeteringen in resourcegebruik en energie-efficiëntie op FPGA's zonder merkbare nauwkeurigheidsverlies.
Dit paper introduceert FormalRTL, een nieuw multi-agent raamwerk dat software-referentiemodellen gebruikt als formele specificaties om betrouwbare en schaalbare RTL-codegeneratie voor complexe industriële ontwerpen mogelijk te maken.
Dit paper introduceert Kareto, een geoptimaliseerde tool voor het dynamisch beheren van gestapelde opslag voor KV-caches in LLM-diensten, die door het vinden van de Pareto-grens tussen kosten, doorvoer en latentie aanzienlijke verbeteringen boekt ten opzichte van statische configuraties.
Dit artikel biedt een uitgebreid overzicht van FPGA-gebaseerde AI-acceleratoren voor deep learning, waarbij het de architecturale ontwerpen, prestatieoptimalisaties en huidige uitdagingen analyseert om toekomstige innovaties te faciliteren.
Het paper introduceert de AetherFloat-familie, een nieuw kwadratisch radix-4 floating-point architectuurontwerp dat door het elimineren van blokschaallogica en het gebruik van expliciete mantissen aanzienlijke verbeteringen in chipoppervlak, energieverbruik en latentie biedt voor AI-versnellers, met name in de vorm van het AF8-formaat dat dynamische schaling overbodig maakt ten koste van kwantiseringsbewust finetunen.