77 papers
Dit artikel introduceert een geïntegreerd FTMEA-raamwerk voor automotive halfgeleiders dat functionele veiligheid en cyberbeveiliging systematisch combineert door middel van kwantitatieve cross-domein correlatiefactoren, waardoor een nauwkeurigere risicoprioritering en effectievere mitigatiestrategieën mogelijk worden.
Dit paper introduceert VeriHGN, een verificatieframework dat logische en fysische lay-outrepresentaties verenigt via een heterogeen graafmodel om de nauwkeurigheid van congestievoorspelling in VLSI-ontwerpen te verbeteren.
Deze systematische review analyseert 68 experimenten waarbij FPGA's worden gebruikt voor machine learning-toepassingen in aardobservatie, en introduceert twee taxonomieën voor efficiënte modelarchitecturen en implementatiestrategieën om de uitdagingen van bandbreedte en onboard-ontscheidingsvorming in de NewSpace-ère aan te pakken.
HDLFORGE is een tweestaps multi-agent framework dat de efficiëntie van Verilog-codegeneratie optimaliseert door standaard een compact model te gebruiken en alleen bij fouten een krachtiger model in te schakelen, waarbij een counterexample-gestuurd agent de bugdetectie versnelt en zo een betere afweging tussen snelheid en nauwkeurigheid bereikt.
Helios is een hybride-bonding-gebaseerde hardware-software co-design voor 3D-DRAM die de dynamische aard van LLM-servingswerklasten adresseert door geavanceerde KV-cache-beheer- en communicatieprimitieven te introduceren, wat resulteert in aanzienlijke verbeteringen in snelheid en energie-efficiëntie ten opzichte van bestaande GPU- en NMP-ontwerpen.
Dit paper introduceert VMXDOTP, een RISC-V Vector ISA-extensie die de inefficiëntie van microscaling (MX) formaten in vectorverwerking oplost door een speciaal ontworpen instructie voor MX-dotproducten te bieden, wat resulteert in aanzienlijke verbeteringen in prestaties, energie-efficiëntie en area-gebruik voor moderne AI-modellen.
Dit artikel introduceert MCEL, een nieuwe verliesfunctie die de robuustheid van gekwantiseerde neurale netwerken tegen bitfouten verbetert door de classificatiemarges te maximaliseren, waardoor de noodzaak voor rekenintensieve training met bitflip-injectie wordt overbodig.
Dit visiedocument schetst een tienjarig roadmap voor de co-ontwikkeling van AI en hardware, met als doel de efficiëntie met 1000x te verhogen en duurzame, mensgerichte intelligente systemen te realiseren door middel van gecoördineerde inspanningen tussen academische, industriële en overheidsinstanties.
Dit artikel onderzoekt hoe de fysieke plaatsing van retikels op wafer-geschaalde systemen met hybride bonding de netwerkprestaties beïnvloedt, en presenteert vier nieuwe plaatsingsstrategieën die de doorvoer tot 250% verhogen, de latentie tot 36% verlagen en het energieverbruik per byte tot 38% reduceren.
NL2GDS is een innovatief framework dat grote taalmodellen gebruikt om natuurlijke taalbeschrijvingen om te zetten in synthesiseerbare RTL-code en volledige GDSII-layouts via de OpenLane-flow, waardoor de ASIC-ontwerpproces wordt gedemocratiseerd en aanzienlijke verbeteringen in oppervlakte, vertraging en energieverbruik worden bereikt.
Dit paper introduceert ChipletPart, een kostenefficiënte tool voor het partitioneren van 2.5D-systemen die door middel van geavanceerde optimalisatie-algoritmen en een gedetailleerd kostenmodel aanzienlijke kostenbesparingen realiseert ten opzichte van bestaande methoden, terwijl het tegelijkertijd haalbare vloerplannen en I/O-beperkingen waarborgt.
Dit artikel presenteert een schaalbare methodologie voor het formeel verifiëren van drijvende-kommaberekeningen via directe RTL-tot-RTL modelchecking, waarbij een verdeel-en-heerst-strategie wordt gecombineerd met door AI gegenereerde eigenschappen en menselijke feedback om de dekking en efficiëntie te maximaliseren.
Dit paper introduceert Lyra, een heterogeen RISC-V verificatiekader dat hardwareversnelling op FPGA's combineert met een semantisch bewust generatief model (LyraGen) om de dekking te verhogen en de verificatietijd aanzienlijk te verkorten ten opzichte van bestaande software-methoden.
Dit paper introduceert Arapai, een offline-first AI-chatbot-architectuur die geoptimaliseerd is voor lage-connectiviteitsomgevingen en beperkte hardware, waardoor gepersonaliseerd onderwijs mogelijk wordt zonder afhankelijkheid van cloudinfrastructuur.
Dit artikel bespreekt de betrouwbaarheidsuitdagingen van Compute-in-Memory-neurale versnellers door kleine apparaatvariaties die leiden tot grote fouten, en presenteert cross-layer oplossingen zoals SWIM en robuustere trainingsmethoden om deze systemen geschikt te maken voor veiligheidskritieke toepassingen.
Deze paper introduceert een gezamenlijk hardware-werklast co-optimisatiekader op basis van een geoptimaliseerd evolutionair algoritme dat generaliseerbare IMC-versnellers ontwerpt die meerdere neurale netwerken efficiënt ondersteunen en zo de prestaties aanzienlijk verbeteren ten opzichte van werklast-specifieke ontwerpen.
Dit onderzoek presenteert een FPGA-gebaseerde versneller voor de beeldreconstructie in neutrale atoom quantumcomputers die de atoomdetectietijd tot 34,9 keer verkort ten opzichte van een CPU-baseline.