Device-scaling constraints imposed by the van der Waals gap formed in two-dimensional materials

Hoewel de van der Waals-gaps in tweedimensionale materialen de gate-lekkage verminderen, beperken ze de schaalbaarheid van transistoren door de contactweerstand te verhogen en een parasitaire capaciteit in te voeren, waarbij 'ritssluiting'-interfaces met kwasi-covalente bindingen een oplossing bieden voor ultrakleine ontwerpen.

De kern

De onzichtbare muur in de microchip: Waarom 2D-chips vastlopen

Stel je voor dat je een stad bouwt, maar dan op een schaal die zo klein is dat je de gebouwen niet meer met het blote oog kunt zien. Dit is wat ingenieurs doen met computerchips: ze maken ze steeds kleiner, sneller en efficiënter. De volgende grote stap is het gebruik van tweedimensionale (2D) materialen. Denk hierbij niet aan een dik blokje, maar aan een velletje dat slechts één atoom dik is, zoals een vel papier dat je uit een boekje kunt scheuren. Dit klinkt als de perfecte oplossing voor de toekomst, maar deze nieuwe "velletjes" hebben een verraderlijk geheim.

Dit artikel van Pourfath en Grasser legt uit waarom die geheimen de chip-industrie in de problemen kunnen brengen, en hoe we ze misschien toch kunnen oplossen.

1. Het probleem: De "luchtspiegeling" tussen de lagen

In een normale computerchip (zoals die in je telefoon) zitten verschillende lagen strak tegen elkaar aan, alsof je twee bakstenen op elkaar legt. Ze plakken goed vast.

Maar bij die nieuwe 2D-materiaal-chips is het anders. Als je een isolatielaag (een soort beschermend schild) op deze 2D-velletjes legt, plakken ze niet goed vast. Er blijft een microscopisch klein gaatje tussen zitten. In de natuurkunde noemen we dit een van der Waals-gat.

De analogie:
Stel je voor dat je een deken (de isolator) over een matras (de 2D-chip) legt. Bij een normale chip ligt de deken strak. Bij deze nieuwe chips ligt er echter een dunne laagje lucht tussen deken en matras. Je kunt er niet doorheen kijken, maar het is er wel.

2. Waarom is dat gat een probleem? (Twee kanten aan de medaille)

Dit kleine gat heeft twee effecten, en ze werken tegen elkaar in.

Effect A: Het is een goede deurwachter (Lekkage)
Dit gat werkt als een extra muur. Elektronen (de stroomtjes die de computer laten werken) moeten door deze muur om de chip te verlaten. Omdat het gat er is, is het voor de elektronen moeilijker om erdoorheen te "tunnelen" (een kwantum-effect).

• Voordeel: De chip lekt minder stroom. Dat is goed voor de batterijduur.

Effect B: Het is een slechte bruggenbouwer (Weerstand)
Hier wordt het lastig. Om de chip snel te maken, moet de stroom ook makkelijk naar binnen kunnen stromen via de contactpunten (de bron en de drain). Door dat gatje is het alsof je een brug probeert te bouwen, maar er een gat in de rivier zit dat je niet kunt overbruggen. De elektronen moeten een enorme sprong maken.

• Nadeel: De weerstand wordt enorm. De chip wordt traag en heet.

Effect C: Het is een dikke muur (Elektrostatica)
De chip moet ook goed "gecontroleerd" worden door de stuurknop (de gate). Het gatje heeft een heel lage dichtheid (het is bijna leeg). In de wereld van chips werkt dit alsof je tussen de stuurknop en de motor een dikke laag piepschuim legt in plaats van een dunne laag metaal.

• Nadeel: De stuurknop werkt niet meer goed. De chip verliest zijn controle over de stroom.

3. De rekenkunde: Waarom we vastlopen

De ingenieurs hebben een doel gesteld voor de toekomst (na 2030): de chip moet zo klein zijn dat alles in een ruimte past die kleiner is dan een atoom (ongeveer 5 Ångström, of 0,5 nanometer).

Het artikel laat zien dat dit onmogelijk is met de huidige materialen, omdat:

1. Het gatje zelf al ongeveer 2,7 Ångström "kost" aan ruimte.
2. De contactpunten (waar de stroom in en uit gaat) door dat gatje zo veel weerstand krijgen dat de chip niet snel genoeg kan worden.

Het is alsof je probeert een auto te bouwen die 1 meter lang is, maar de wielen zijn al 0,8 meter groot. Er is gewoon geen ruimte meer voor de rest van de auto.

4. De oplossing: De "Rits" (Zipper-interface)

Als we dit gatje niet wegwerken, kunnen we de belofte van 2D-chips nooit waarmaken. De auteurs stellen een oplossing voor: we moeten de lagen niet alleen laten liggen, maar ze aan elkaar naaien.

Ze noemen dit een "zipper-like interface" (een rits-achtige interface).

• Hoe werkt het? In plaats van dat de lagen los op elkaar liggen met een gatje, zorgen we ervoor dat ze chemische bindingen aangaan die sterk zijn, maar niet zo hard dat ze de 2D-eigenschappen kapotmaken.
• De analogie: In plaats van een deken los over een matras te leggen, naai je de deken aan de rand van de matras vast. Er is geen lucht meer tussen, maar het blijft flexibel.

Een voorbeeld van zo'n materiaal is een combinatie van β-Bi2SeO5 en Bi2O2Se. Dit werkt als een rits: het sluit het gatje, vermindert de weerstand enorm en laat de chip weer perfect werken.

Conclusie

De boodschap van dit onderzoek is helder:
We kunnen niet zomaar nieuwe materialen gebruiken en hopen dat ze vanzelf werken. De onzichtbare luchtruimtes tussen de lagen zijn de grootste vijand van de volgende generatie computers.

Als we die ruimtes niet wegwerken (bijvoorbeeld door die "rits-techniek" te gebruiken), zullen we de snelheid en efficiëntie die we nodig hebben voor de toekomstige technologie nooit bereiken. Het is tijd om de "lucht" uit de chip te halen en de lagen echt met elkaar te verbinden.

Technische samenvatting

Titel: Beperkingen voor schaalverkleining van apparaten veroorzaakt door de van der Waals-gaping gevormd in tweedimensionale materialen

Auteurs: Mahdi Pourfath en Tibor Grasser (TU Wien, Oostenrijk)

---

1. Het Probleem

De continue verkleining van transistoren naar het regime van enkele nanometers (5–10 nm) vereist tweedimensionale (2D) halfgeleiders (zoals MoS2) vanwege hun uitstekende elektrostatische controle. Echter, de integratie van deze materialen met gate-dielektrica en contactmetaal introduceert een fundamenteel probleem: de van der Waals (vdW) gap.

In tegenstelling tot silicium, dat sterke covalente bindingen vormt met SiO2, vormen 2D-materialen zwakke, niet-covalente interfaces met externe materialen. Dit resulteert in een nanoscale vacuüm-achtige spleet (de vdW-gap) tussen het kanaal en de isolator of het metaal. Deze gap wordt vaak genegeerd in theoretische screenings, maar heeft twee tegenstrijdige effecten op de prestaties:

1. Positief: Het fungeert als een extra tunnelingsbarrière, wat de gate-lekkage (lekkagestroom) vermindert.
2. Negatief: Het heeft een zeer lage diëlektrische constante (permittiviteit, $\kappa \approx 2-3$), wat fungeert als een serieel condensator-element. Dit verhoogt de equivalente oxide dikte (EOT) en verhoogt de contactweerstand van de source/drain, waardoor de schaalverkleining beperkt wordt.

De kernvraag is of de lekkageonderdrukking opweegt tegen de elektrostatische en contactweerstandskosten, en of de huidige IRDS-doelstellingen (International Roadmap for Devices and Systems) haalbaar zijn met conventionele vdW-interfaces.

2. Methodologie

De auteurs hebben een uitgebreide kwantitatieve analyse uitgevoerd die theoretische modellen combineert met ab initio berekeningen:

• DFT-berekeningen (Density Functional Theory): Gebruikt om de evenwichtsafstanden, bindingsenergieën en elektronische structuren van diverse heterostructuren (bijv. MoS2 met HfO2, SrTiO3, hBN) te bepalen. Hieruit werd de fysieke dikte van de vdW-gap ($t_{vdW}$) en de effectieve permittiviteit ($\kappa_{vdW}$) afgeleid.
• Tunnelingmodellen: Toepassing van het Wentzel-Kramers-Brillouin (WKB) benadering en de Tsu-Esaki formalisme om de tunnelstroom door de vdW-gap en de isolator te modelleren. Dit omvatte het definiëren van een "Figure of Merit" (FoM) voor isolatoren.
• NEGF-simulaties (Non-Equilibrium Green's Function): Gebruikt voor gedetailleerde quantumtransport-simulaties (bijv. in graphene-hBN-graphene structuren) om de analytische modellen te valideren tegen experimentele data.
• Circuitmodellen: De gate-stack werd gemodelleerd als een serie van condensatoren (kanaal, vdW-gap, dode lagen, isolator) om de totale EOT en contactweerstand te berekenen.

3. Belangrijkste Bijdragen en Resultaten

A. Karakterisering van de vdW-gap

• De gemiddelde evenwichts-dikte van de vdW-gap is ~1.4 Å (variërend tussen 1 en 2 Å).
• De effectieve permittiviteit van deze gap is zeer laag, gemiddeld $\kappa_{vdW} \approx 2$.
• Dit resulteert in een intrinsieke bijdrage aan de EOT van ongeveer 2.7 Å, ongeacht de gebruikte hoog-$\kappa$-materiaal. Dit is een aanzienlijke strafe, gezien de IRDS-doelstelling voor 2030 een totale EOT van < 5 Å vereist voor de isolator.

B. Impact op Gate-lekkage en EOT

De vdW-gap heeft een dubbelrol:

• Lekkageonderdrukking: Door de hoge barrière (nabij het vacuümniveau) wordt de tunnelstroom exponentieel onderdrukt. Voor materialen met een lage FoM (zoals hBN) kan dit leiden tot een netto verbetering van de schaalverkleining, omdat de lekkage-reductie de EOT-strafe compenseert.
• Schaalverkleiningseffect: Voor materialen met een hoge FoM (zoals SrTiO3/STO of HfO2), die normaal gesproken zeer dunne EOT's zouden kunnen bereiken, is de vdW-gap dodelijk. De extra 2.7 Å EOT-strafe zorgt ervoor dat de totale EOT de IRDS-doelstellingen overschrijdt, zelfs als het bulk-materiaal ideaal zou zijn. De hoge $\kappa$-voordeel wordt tenietgedaan door de lage $\kappa$ van de gap.

C. Contactweerstand

De vdW-gap fungeert ook als een tunnelbarrière tussen het metaal en het 2D-kanaal.

• Zelfs een kleine gap van enkele ångström zorgt voor een drastische toename van de contactweerstand ($R_c$).
• De analyse toont aan dat onder realistische omstandigheden (met een gap) de IRDS-doelstelling voor totale source/drain-weerstand ($R_{SD} < 180 \, \Omega\mu m$) niet haalbaar is. Alleen in het ideale geval zonder gap (of bij zeer hoge degeneratie) kan deze limiet worden benaderd.

D. De "Zipper"-oplossing

Het artikel introduceert en valideert een alternatief: zipper-achtige interfaces (zoals in het $\beta$-BSO–BOS systeem).

• Deze interfaces vormen quasi-covalente bindingen die de vdW-gap elimineren zonder "dangling bonds" (onverzadigde bindingen) te creëren.
• Experimenteel bewijs toont aan dat dit systeem een EOT van 4 Å kan bereiken, wat onder de kritische drempel ligt, en tegelijkertijd hoge mobiliteit behoudt. Dit bewijst dat het elimineren van de gap essentieel is voor extreme schaalverkleining.

4. Significatie en Conclusie

De studie daagt de heersende aanname uit dat een hoge bulk-permittiviteit en een grote bandkloof voldoende zijn voor een geschikte gate-dielectricum in 2D-transistoren. De auteurs concluderen dat:

1. Interfaciale effecten domineren: De vdW-gap en "dode lagen" (dead layers) stellen een fundamentele ondergrens aan de bereikbare EOT, ongeacht hoe goed de bulk-eigenschappen van het isolatiemateriaal zijn.
2. Trade-off is kritiek: Voor de meeste hoog-presterende isolatoren is de elektrostatische strafe van de vdW-gap groter dan het voordeel van lekkageonderdrukking.
3. Noodzaak voor Interface-engineering: Om de potentie van 2D-materialen volledig te benutten, moet de vdW-gap worden geëlimineerd of geminimaliseerd. Strategieën zoals het gebruik van "zipper-interfaces" of native oxides die perfect matchen met het 2D-kanaal, zijn cruciaal voor de toekomst van ultraschaalverkleinde elektronica.
4. Design-rules: De auteurs bieden een kwantitatief kader (inclusief een aangepaste FoM) om toekomstige isolatoren te screenen, waarbij rekening wordt gehouden met de onvermijdelijke serieel-kapaciteit van de interface.

Kortom, zonder het oplossen van het vdW-gap-probleem zullen 2D-transistoren waarschijnlijk niet voldoen aan de prestatiedoelstellingen voor de post-2030 technologiegeneraties.