MOSAIX Qualification System for ALICE ITS3

Dit artikel presenteert de ontwikkelings- en verificatiestrategie van het MOSAIX-kwalificatiesysteem, dat een FPGA-gebaseerde testinfrastructuur en emulator gebruikt om de testomgeving voor de wafer-schaal MAPS-prototype te valideren, bedoeld voor de ALICE ITS3-upgrade voorafgaand aan de chipproductie.

De kern

Stel je voor dat je een enorme, ultradunne, zelfdragende tent bouwt voor een wetenschappelijk experiment met hoge inzet. Deze tent, genaamd ITS3, is ontworpen om minuscule deeltjes te volgen die door de Large Hadron Collider razen. Om de tent zo licht mogelijk te maken (zodat deze de deeltjes niet in de weg zit), gebruiken de bouwers een revolutionair nieuw materiaal: gigantische, flexibele vellen siliciumsensoren.

De ster van de show is een specifieke chip genaamd MOSAIX. Het is niet zomaar een kleine sensor; het is een "System-on-Chip" die 266 millimeter lang is — in feite een hele fabriek aan sensoren, samengesteld op één enkel stuk silicium.

Hier is het probleem: MOSAIX is ongelooflijk complex. Het is alsof het een stad is met 144 verschillende wijken (genaamd "tiles"), die elk hun eigen elektriciteitsnet, verkeerslichten en data-snelwegen hebben. Alle wijken zijn verbonden met een centraal knooppunt. Als één wijk een stroomprobleem heeft, of als de data-snelweg verstopt raakt, komt de hele stad tot stilstand.

De Uitdaging: Testen Voordat Je Bouwt
Normaal gesproken, wanneer ingenieurs een complexe machine bouwen, testen ze eerst de individuele onderdelen. Maar met MOSAIX kun je de onderdelen niet apart testen, omdat ze allemaal aan elkaar zijn gesmeed op één gigantische chip. Je moet de gehele stad in één keer testen.

Bovendien was de chip nog niet klaar. Het team moest de software schrijven en de testapparatuur bouwen voordat de eigenlijke siliciumchips arriveerden. Als ze hadden gewacht tot de chips arriveerden om pas met testen te beginnen, hadden ze maanden tijd verspild.

De Oplossing: De "Digitale Tweeling" (De Emulator)
Om dit op te lossen, bouwde het team een MOSAIX Emulator. Denk aan dit als een hyperrealistische videogamesimulatie van de chip.

• Het Echte Ding: De werkelijke MOSAIX-chip (die nog niet bestond).
• De Emulator: Een krachtige computerchip (een FPGA) die exact werkt als de echte MOSAIX. Het bootst de 144 wijken, de stroomschakelaars en de data-snelwegen na.

Het team gebruikte deze "Digitale Tweeling" om al het zware werk vroegtijdig te doen:

1. Training: Meer dan 50 ingenieurs leerden hoe ze het systeem bedienen op de simulator, maanden voordat de echte chip arriveerde.
2. Debugging: Ze ontdekten dat de echte chip zeer strikte regels heeft over hoe je hem aanzet (je kunt niet zomaar een hoofdschakelaar omzetten; je moet specifieke wijken in een specifieke volgorde aanzetten). Ze ontdekten deze lastige regels op de simulator, wat maanden had gekost om uit te zoeken als ze alleen de echte chip hadden gehad.
3. Systeemcontrole: Ze bouwden de fysieke testapparatuur (de "controlekamer") en verbonden deze met de simulator om er zeker van te zijn dat alles perfect samenwerkt.

Het Resultaat: "Klaar op Dag Één"
Omdat ze de emulator gebruikten, bereikte het team iets dat "day-one readiness" wordt genoemd. Dit betekent dat zodra de eerste echte MOSAIX-chips arriveren (verwacht in begin 2026), het team niet meer tijd hoeft te besteden aan het uitzoeken hoe ze ze moeten testen. Ze kunnen direct beginnen met testen.

Samenvattend
Het artikel beschrijft hoe de ALICE-collaboratie een geavanceerd testingsysteem heeft gebouwd voor een gigantische, complexe sensorchip. In plaats van te wachten tot de echte chip arriveerde om te leren hoe je deze moet testen, bouwden ze een perfect digitale kopie (de emulator) om op te oefenen. Dit stelde hen in staat om fouten te vinden, hun team te trainen en hun tools vooraf klaar te maken, zodat ze wanneer de echte "stad" van sensoren eindelijk wordt geleverd, direct klaar zijn om deze te inspecteren.

Technische samenvatting

Technische Samenvatting: MOSAIX-kwalificatiesysteem voor ALICE ITS3

Probleemstelling
De upgrade van het ALICE Inner Tracking System voor LHC Run 4 (ITS3) introduceert een nieuwe detectorarchitectuur die gebruikmaakt van gestitchte, wafer-schaal Monolithic Active Pixel Sensors (MAPS) om een ongekende materiaaldichtheid van 0,09% $X/X_0$ per laag te bereiken. De kerncomponent, MOSAIX, is een 266 mm lange, wafer-schaal System-on-Chip (SoC) die 144 onafhankelijk gevoede pixeltegels, complexe stroomdistributienetwerken en snelle data-aggregatie integreert.

De primaire uitdaging die in dit artikel wordt behandeld, is de kwalificatie van MOSAIX. In tegenstelling tot traditionele sensoren waarbij componenten vooraf getest kunnen worden, betekent de hoge mate van integratie van MOSAIX dat individuele componenten (zoals de 144 tegels, 48 service nodes en de gestitched backbone) niet geïsoleerd getest kunnen worden vóór integratie. Het systeem vereist een complexe, sequentiële inschakel- en besturingsstrategie waarbij de functionaliteit van de gehele servicelaag een voorwaarde is voor het toegang krijgen tot individuele pixelmatrices. Bovendien vereist de noodzaak om opbrengst en prestaties te bepalen voordat de wafers in definitieve detectorlagen worden gesneden, een robuuste testinfrastructuur die direct klaar is bij beschikbaarheid van het silicium ("day-one readiness").

Methodologie en Systeemarchitectuur
Om deze uitdagingen aan te pakken, hebben de auteurs een verenigd kwalificatiesysteem ontwikkeld dat gecentreerd is rond een "één systeem, vele doelwitten"-filosofie. De hardwarearchitectuur bestaat uit:

• Control Core: Een Intel Arria 10 FPGA system-on-module gemonteerd op een Enclustra baseboard, die zorgt voor besturing en data-acquisitie.
• Interface: Een gestandaardiseerde FMC-connector op de uitleeskaart maakt het mogelijk dat dezelfde kern het systeem interfaceert met MOSAIX in diverse stadia: aangepaste probe cards voor testen op wafer-niveau, specifieke carrier boards voor gesneden chips (voor specifieke metingen zoals IR-drop langs de z-as van de sensor) en het uiteindelijke Kwalificatiemodel van de ITS3-detector.
• Software Stack: Een hardware-agnostische C++ API abstraheert de interacties op laag niveau met de FPGA. Testsequenties zijn gescheiden van de kern-API in een standalone repository om bijdragen van de gemeenschap te vergemakkelijken en accidentele wijziging van kritieke procedures te voorkomen. De FPGA-firmware is rigoureus geverifieerd met behulp van een UVM-gebaseerde omgeving en continue integratie (CI) regressietesten.

De MOSAIX Emulator
Een centrale methodologische bijdrage is de ontwikkeling van een hoogwaardige FPGA-gebaseerde MOSAIX-emulator. Deze emulator werd ruim een jaar vóór de MOSAIX tapeout ontwikkeld en adresseert het risico op vertraagde ontdekking van integratieproblemen.

• Implementatie: Gebouwd op een identiek Arria 10-platform, verbindt de emulator direct met de backend van het testsysteem. Het maakt gebruik van echte RTL-kopieën voor de controle- en datapaden, terwijl lichtgewicht gedragsmodellen worden gebruikt voor de pixelmatrix-uitlezing.
• Functionaliteit: Cruciaal is dat de emulator kracht- en statusbewuste modellering bevat. Het handhaaft correcte operationele sequenties (bijv. het weigeren van commando's naar tegels met "uit"-geschakelde stroomschakelaars), waardoor de besturingssoftware wordt gedwongen de complexe afhankelijkheden van de echte chip te beheren.
• Ontwikkelingsflow: Een semi-geautomatiseerde CI-flow beheerde de "moving target"-natuur van het MOSAIX RTL-ontwerp, waarbij SystemRDL en RTL-updates werden omgezet naar FPGA-formaten met debug-functies, om ervoor te zorgen dat de emulator gesynchroniseerd bleef met de nieuwste documentatie.

Belangrijkste Bijdragen en Resultaten
Het artikel presenteert de voltooide fundamentele infrastructuur voor de MOSAIX-kwalificatiecampagne. Belangrijkste resultaten zijn:

1. Gevalideerde Infrastructuur: De hardware, firmware en kern-software API zijn volledig getest en gevalideerd tegen de FPGA-emulator. Primaire testsequenties zijn operationeel op de volledige opstelling.
2. Vroege Integratieverificatie: De emulator diende succesvol als een real-time applicatieomgeving en bracht operationele complexiteiten aan het licht (zoals de strikte afhankelijkheid van de service layer van de activatie van de globale digitale voeding) die aanzienlijke vertragingen zouden hebben veroorzaakt als ze pas na levering van het silicium waren ontdekt.
3. Training en Gereedheid: De emulator heeft gefunctioneerd als een trainingsinstrument, waardoor meer dan 50 gebruikers maanden voordat de fysieke aankomst van de chip praktische ervaring konden opdoen.
4. Strategische Afstemming: Het systeem is ontworpen om de specifieke kwalificatiedoelen te ondersteunen: het verifiëren van chipfuncties, het schatten van de productieopbrengst, het identificeren van een levensvatbare pixelvariant en het kwalificeren van de acht 10 Gb/s hogesnelheidsverbindingen om snijstrategieën te informeren.

Betekenis
Het artikel stelt dat de primaire betekenis van dit werk ligt in de waarde van vroege systeemintegratie, mogelijk gemaakt door de hoogwaardige emulator. Door de ontwikkeling van de testinfrastructuur los te koppelen van de beschikbaarheid van het fysieke silicium, heeft de samenwerking de risico's met betrekking tot de operationele complexiteit van de chip en de benodigde schaal van softwareontwikkeling effectief verminderd.

Met de eerste MOSAIX-wafers die begin 2026 worden verwacht, is het kwalificatiesysteem gepositioneerd om de karakteriseringscampagne onmiddellijk te starten. Deze "day-one readiness" is cruciaal voor het leveren van noodzakelijke ontwerpfeedback tegen medio 2026, om ervoor te zorgen dat de ALICE ITS3-upgrade volgens planning verloopt. Het artikel concludeert dat de emulator-aanpak essentieel was voor het beheren van de ingewikkelde afhankelijkheden tussen de subsystemen van de chip en het valideren van de teststrategie voordat het definitieve prototype beschikbaar was.