FPGA-Based Real-Time Waveform Classification

Dit artikel beschrijft een FPGA-gebaseerde aanpak voor real-time golfvormclassificatie van SiPM-signalen, waarbij met behulp van een genetisch algoritme getrainde binaire neurale netwerken met een opzoektabel worden ingezet om de datavolume te reduceren en dode-tijd-vrije verwerking te garanderen.

De kern

De Kern: Een Slimme Portier voor Deeltjesdetectoren

Stel je voor dat je een enorm drukke concertzaal hebt (een deeltjesdetector in een fysica-experiment). Duizenden mensen (deeltjes) rennen elke seconde naar binnen. De beveiliging (de elektronica) moet beslissen wie er echt een ticket heeft en wie gewoon een toerist is die per ongeluk de deur opent.

In het verleden deed de beveiliging dit door iedereen te scannen, hun paspoort te kopiëren en die kopie naar een kantoor in een ander land te sturen om te laten controleren. Dat kostte veel tijd, veel papier en veel geld.

Dit artikel gaat over een nieuwe, supersnelle portier die direct bij de ingang staat en in een flits (binnen 125 nanoseconden) beslist:

1. Goed: "Dit is een echte gast, laat hem binnen."
2. Lelijk: "Dit is raar, misschien twee gasten die tegelijk binnenkomen. Ik moet de hele paspoortscans bekijken."
3. Slecht: "Dit is ruis, een hond die tegen de deur blaft. Geen tijd verdoen, wegwezen."

De uitdaging? De portier moet deze beslissing nemen sneller dan het licht (in elektronische tijd), zonder dat de rij voor de deur stilstaat (geen 'dode tijd').

---

Het Probleem: De "Zware" Portier

Normaal gesproken gebruiken wetenschappers zware, complexe computers (FPGA's) om deze beslissingen te nemen. Deze computers zijn als zware vrachtwagens: ze kunnen veel rekenen, maar ze zijn traag in het starten en hebben veel brandstof (energie) en ruimte nodig. Ze gebruiken speciale onderdelen (DSP's en BRAMs) die te langzaam zijn voor de snelheid die nodig is in deeltjesfysica.

De Oplossing: De "LUT-Portier" (De Slimme Lijst)

De auteurs van dit paper (van het Forschungszentrum Jülich) hebben een andere aanpak bedacht. In plaats van een zware vrachtwagen, bouwen ze een slimme, lichtgewicht fiets.

Ze gebruiken een techniek genaamd Binaire Neuronale Netwerken.

• Hoe het werkt: In plaats van te rekenen met ingewikkelde getallen (zoals 3,14159), gebruikt deze portier alleen 0 en 1 (aan/uit).
• De Analogie: Denk aan een Look-Up Table (LUT) als een enorme, vooraf ingevulde lijst met antwoorden.
  • Vraag: "Zie ik een piek van 5?" -> Antwoord op de lijst: "Ja, dat is goed."
  • Vraag: "Zie ik een rare vorm?" -> Antwoord op de lijst: "Nee, dat is lelijk."
  • Er wordt niet berekend, er wordt alleen gekeken op de lijst. Dit gaat razendsnel, omdat er geen zware wiskunde nodig is.

De Uitdaging: Hoe leer je zo'n portier?

Normaal leer je een computer door hem duizenden voorbeelden te geven en te zeggen: "Fout, probeer het anders." Dit heet back-propagation. Maar omdat onze "LUT-Portier" alleen maar kijkt op een lijst en niet echt "rekent", werkt die normale leermethode niet. Het is alsof je probeert een mens te leren zwemmen door hem te vertellen hoe hij zijn armen moet bewegen, terwijl hij eigenlijk alleen maar op een kaartje moet kijken.

De Geniale Oplossing: Het Evolutionaire Experiment (Genetisch Algorithm)
In plaats van de portier te "leren", laten ze hem evolueren, net als in de natuur:

1. Geboorte: Ze creëren 1000 verschillende versies van de portier (een populatie), elk met een willekeurige lijst van antwoorden.
2. Testen: Ze gooien duizenden nep-signalen (concertbezoekers) op de portiers.
3. Selectie: De portiers die de meeste goede beslissingen nemen, mogen "overleven". De slechte worden weggegooid.
4. Kruisen & Muteren: De goede portiers krijgen "kinderen". Ze wisselen hun lijsten uit (kruisen) en maken soms kleine, willekeurige foutjes in hun lijsten (muteren) om te zien of dat toevallig beter werkt.
5. Herhaling: Dit proces duurt duizenden generaties. Uiteindelijk blijft er één super-snelle, slimme portier over die perfect werkt.

De Resultaten: Snelheid vs. Nauwkeurigheid

De onderzoekers hebben hun nieuwe "LUT-Portier" vergeleken met de oude "Vrachtwagen-portiers" (standaard methoden zoals FINN en hls4ml).

• De Vrachtwagen (Standaard):

  • Snelheid: 3000 tot 24.000 nanoseconden (te langzaam!).
  • Nauwkeurigheid: Zeer hoog (95% goed).
  • Grootte: Heeft veel zware onderdelen nodig.

• De Fiets (Nieuwe BNN):

  • Snelheid: 10 tot 15 nanoseconden! (Ongeveer 2000 keer sneller).
  • Nauwkeurigheid: Iets lager (rond de 64-74%), maar nog steeds heel goed voor de praktijk.
  • Grootte: Heeft geen zware onderdelen nodig. Alles past in de simpele logica van de chip.

Waarom is dit belangrijk?

In deeltjesfysica (zoals bij de LHC of toekomstige experimenten) komen er zo veel deeltjes binnen dat als je te langzaam bent, je de volgende deeltjes mist terwijl je nog bezig bent met het controleren van het vorige.

Met deze nieuwe methode kunnen de elektronica-systemen real-time beslissen wat belangrijk is en wat niet. Ze kunnen de "ruis" direct weggooien en alleen de interessante data doorsturen. Dit bespaart enorme hoeveelheden dataopslag en maakt het mogelijk om experimenten te draaien die nu nog onmogelijk zijn vanwege de datastroom.

Conclusie in één zin

De onderzoekers hebben een manier gevonden om een supersnelle, simpele "lijst-kijker" te bouwen die door een evolutionair proces is getraind, waardoor hij duizenden keren sneller is dan de huidige zware computers en perfect werkt voor het filteren van deeltjesdata in real-time.

Technische samenvatting

Probleemstelling

In deeltijdetijdsfysica-experimenten, zoals die met Silicium Fotomultipliers (SiPM), moeten grote hoeveelheden data in real-time worden verwerkt. Traditionele methoden voor data-acquisitie en compressie vinden plaats in Field-Programmable Gate Arrays (FPGA's). Het probleem is echter dat het verzenden van ruwe waveform-data (bijvoorbeeld 100 samples van een 12-bit ADC bij 800 MSamples/s) te veel bandbreedte kost.
Om de datavolume te reduceren, is een vroege classificatie nodig in de readout-keten. De uitdaging ligt in de dode tijd (dead time): voor een 100-sample venster is er slechts maximaal 125 ns verwerkingstijd beschikbaar. Bestaande oplossingen met kunstmatige neurale netwerken (ANN) op hardware gebruiken vaak geklokte componenten (DSP's, BRAM's), wat leidt tot significante latenties (vaak >2000 ns) en dus onvoldoende is voor dode-vrije verwerking.

Methodologie

De auteurs stellen een nieuwe aanpak voor die volledig is geoptimaliseerd voor FPGA-hardware, specifiek gericht op het elimineren van geklokte structuren.

1. Hardware-beperkt Ontwerp (Binary Neural Networks - BNN):

   • In plaats van de standaard "Quantization Aware Training" (waarbij eerst in floating point wordt getraind en later naar integers wordt gekwantiseerd), ontwerpen ze het netwerk direct met FPGA-vriendelijke operaties.
   • Netwerkarchitectuur: Het gebruikt 2-bit neuronwaarden en 2-bit gewichten.
   • Implementatie: Vermenigvuldigingen worden vervangen door Look-Up Tables (LUTs) en combinatorische logica (zoals adder-bomen en carry-chains). Er worden geen DSP's of BRAM's gebruikt.
   • Activeringsfunctie: Een ReLU-achtige functie die de som van de ingangen via drempelwaarden terugmaakt naar 2-bit waarden (0-3), waarbij 0 en 1 "uit" zijn en 2 en 3 "aan".
   • Invoer: De 12-bit ADC-data wordt direct verwerkt zonder trage normalisatiestappen, wat mogelijk is door de beperkingen van de eerste laag.

2. Genetische Algoritmen (GA) voor Training:

   • Omdat de operaties in het netwerk (zoals LUTs en bit-shifts) niet differentieerbaar zijn, kan back-propagation niet worden gebruikt.
   • De auteurs gebruiken Genetische Algoritmen (met het Python-pakket DEAP) om de gewichten te optimaliseren.
   • Fitness-functie: Beoordeelt de nauwkeurigheid van de classificatie ("Good" vs. "Ugly" signalen) en straft tegelijkertijd het aantal niet-nul gewichten af om compacte netwerken te bevorderen.
   • Selectie: Het proces omvat selectie, mutatie (willekeurige wijziging van gewichten) en crossover, met behoud van de beste individuen (elitisme).

3. Doelclassificatie:

   • Het systeem moet drie categorieën onderscheiden:
     • Good: Verwachte signaalvormen (kan worden geparametriseerd).
     • Ugly: Complexe vormen (bijv. pile-up van twee gebeurtenissen) die volledige waveform-analyse vereisen.
     • Bad: Irrelevante ruis (kan direct worden weggegooid).

Kernbijdragen

• Combinatorische Logica voor Inferentie: Het bewijzen dat neurale netwerken volledig kunnen worden geïmplementeerd met combinatorische logica (LUTs), wat resulteert in inferentielatenties onder de 50 ns (en in dit geval zelfs onder de 20 ns).
• Genetische Training voor BNNs: Een werkend framework voor het trainen van binair neurale netwerken op hardware-beperkte operaties zonder back-propagation.
• Python-naar-VHDL Tool: Een zelfstandig gereedschap dat getrainde gewichten en drempelwaarden direct converteert naar gebruiksklaar VHDL-code, wat de integratie in firmware vergemakkelijkt.
• Vergelijking met State-of-the-Art: Een directe vergelijking met bestaande tools zoals FINN en hls4ml, waarbij de trade-off tussen nauwkeurigheid en snelheid wordt geanalyseerd.

Resultaten

De auteurs hebben twee BNN-configuraties getest op een ZCU104 FPGA en vergeleken met een FINN CNN en een hls4ml CNN:

• Latentie:
  • BNN: Bereikt een inferentielatentie van 10-15 ns.
  • Baselines (FINN/hls4ml): Latenties van 3050 ns tot 24850 ns.
  • Conclusie: De BNN is orders van grootte sneller en voldoet ruimschoots aan de 125 ns limiet.
• Nauwkeurigheid:
  • De BNN's hebben een lagere nauwkeurigheid dan de baselines (BNNa: ~64%, BNNb: ~74% vs. hls4ml: ~95%).
  • Echter, de BNN's tonen robuustheid: bij invoer van willekeurige ruis worden geen "Good" of "Ugly" classificaties gegenereerd, wat betekent dat ze ruis effectief kunnen filteren.
• Hardware Gebruik:
  • De BNN's gebruiken 0 DSP's en 0 BRAM's.
  • Ze zijn zeer efficiënt in het gebruik van LUTs en Flip-Flops (FFs) in vergelijking met de zware DSP/BRAM-afhankelijkheid van de baselines.
• Trainingstijd: Het genetische algoritme vereist aanzienlijk meer rekentijd (uren tot dagen op CPU's) dan back-propagation, maar dit is een eenmalige kostenpost voor de firmware-generatie.

Betekenis en Toekomstperspectief

Dit paper demonstreert dat het mogelijk is om complexe waveform-classificatie in echt real-time uit te voeren binnen de strikte timing-eisen van moderne deeltijdetijdsfysica-experimenten, door te kiezen voor snelheid boven maximale nauwkeurigheid.

• Significantie: Het opent de deur voor "self-triggered readout" waarbij onnodige data (ruis) direct ter plekke wordt verwijderd, wat de datatransmissie en opslagkosten drastisch verlaagt.
• Toekomst: De auteurs wijzen op potentiële verbeteringen, zoals het uitvoeren van segment-gewijze evaluatie (beslissing nemen voordat het volledige frame is ontvangen) om de doorvoer te verhogen, en het hybridiseren van genetische algoritmen met gradiënt-gedreven correctiestappen om de trainingsnauwkeurigheid te verbeteren.

Samenvattend biedt deze studie een krachtig alternatief voor traditionele FPGA-neurale netwerken, waarbij de focus ligt op ultra-lage latentie door het volledig vermijden van geklokte hardware-componenten.