A Novel Approach for Fault Detection and Failure Analysis of CMOS Copper Metal Stacks

Dit artikel beschrijft een nieuwe aanpak voor foutdetectie en faalanalyse van CMOS-kopermetaalstapels in de MOSS-sensoren voor het ALICE-ITS3-upgrade-project, waarbij recurrente defecten werden geïdentificeerd en gemitigeerd door middel van uitgebreide metingen en analyses.

De kern

Stel je voor dat je een gigantische, superkrachtige camera moet bouwen voor een deeltjesversneller (zoals de LHC bij CERN). Deze camera moet zo groot zijn als een pizza, maar gemaakt van een heel dunne, siliconen wafel. Het probleem? De machines die deze wafels maken (de "fabrieken" of foundries) kunnen maar één klein stukje tegelijk ontwerpen, net zoals een fotograaf maar één klein stukje van een landschap in één foto kan vastleggen.

Om dit op te lossen, moeten ze deze kleine stukjes (reticles) als een legpuzzel aan elkaar naaien. Dit heet "stitching" (naaien).

Dit artikel vertelt het verhaal van een proefversie van zo'n camera, genaamd MOSS, en hoe de wetenschappers een geheimzinnig defect ontdekten, oplosten en de fabriek hielpen om het in de toekomst te voorkomen.

Hier is het verhaal, vertaald naar alledaags Nederlands:

1. Het Grote Experiment: De Legpuzzel

De wetenschappers wilden een enorme sensor maken (97 mm x 266 mm) voor de ALICE-experimenten. Omdat dit groter is dan wat de machine in één keer kan printen, hebben ze het ontwerp opgedeeld in kleine blokken en deze naadloos aan elkaar geplakt.

Om te testen of deze "naai-techniek" werkt, maakten ze een prototype: de MOSS-sensor. Dit is een lange, dunne strip van 14 mm x 259 mm, volgepropt met miljoenen kleine pixels die deeltjes moeten detecteren. Ze maakten er 24 wafels van, elk met 6 van deze sensoren.

2. De Detectie: Hoe vonden ze het probleem?

Het grootste gevaar bij zo'n complexe chip is dat er ergens een kortsluiting zit. Stel je voor dat je een huis bouwt en de elektriciteitsdraden per ongeluk tegen elkaar aan liggen. Als je de stroom erop zet, brandt het huis af.

De wetenschappers wilden niet zomaar de stroom erop zetten. Ze gebruikten een slimme, stap-voor-stap aanpak:

• De "Ohm-meter" (Impedantie-meting): Voordat ze de stroom inschakelden, maten ze eerst of er ergens een "korte weg" was tussen de draden. Dit is alsof je met een multimeter checkt of de stopcontacten niet direct met elkaar verbonden zijn.
• De "Langzame Opwarmbeurt" (Power Ramping): Ze lieten de spanning heel langzaam oplopen, druppel voor druppel.
• De "Warmtecamera": Terwijl de spanning langzaam omhoog ging, keken ze met een warmtecamera naar de chip. Als er een kortsluiting was, werd dat puntje heet, net als een gloeiende kooltje in een vuurtje.

3. Het Mysterie: De "Brandplekken"

Bij bijna elke wafel vonden ze plekken waar de stroom te hoog werd en waar het heet werd. Soms "brandde" de kortsluiting zichzelf open (een zogenaamde burn-through), waardoor de chip weer werkte. Maar soms bleef het defect zitten.

De vraag was: Waarom gebeurt dit?
Was het toeval? Was het een fout in het ontwerp? Of was het iets met de materialen?

4. De Oplossing: De Metaal-Lagen

De wetenschappers keken heel nauwkeurig naar de locatie van de hete plekken en vergeleken dit met de blauwdrukken van de chip. Ze ontdekten een patroon:

• De kortsluitingen gebeurden bijna altijd op plekken waar twee specifieke koperlagen (M7 en M8) heel dicht bij elkaar lagen.
• Het was alsof je twee hoge wolkenkrabbers (de koperlagen) heel dicht bij elkaar bouwt, en er per ongeluk een bruggetje tussen ontstaat dat er niet had mogen zijn.
• Interessant genoeg gebeurde dit niet bij andere delen van de chip, maar alleen bij deze specifieke "bovenste" lagen.

Om dit te bewijzen, gebruikten ze een FIB-SEM (een soort superscherpe microscoop die een stukje van de chip wegsnijdt). Ze zagen met eigen ogen een klein koperen bruggetje dat de twee lagen met elkaar verbond. Het was een fysiek bewijs van de fout.

5. De Les voor de Toekomst

Dit onderzoek was cruciaal voor twee redenen:

1. De Fabrikant kon het oplossen: Omdat de wetenschappers precies wisten wat er mis was (de twee koperlagen), konden ze de fabriek vertellen: "Pas de ontwerpregels aan, zorg dat deze lagen niet zo dicht bij elkaar komen." Hierdoor kunnen toekomstige sensoren zonder dit probleem worden gemaakt.
2. De Testmethode werkt: Ze bewezen dat je niet zomaar de stroom op een chip moet zetten. Door eerst te meten, heel langzaam op te warmen en naar warmte te kijken, kun je defecten vinden die je anders nooit zou zien.

Samenvattend in één zin:

De wetenschappers bouwden een gigantische camera-puzzel, ontdekten dat de "naadlijnen" soms kortsluiting veroorzaakten door een fout in de koperlagen, en gebruikten slimme meettechnieken om de fabriek te helpen dit in de toekomst te voorkomen, zodat de camera voor de deeltjesversneller perfect zal werken.

Technische samenvatting

Titel: Een nieuwe aanpak voor foutdetectie en falingsanalyse van CMOS-kopermetaalstapels

1. Het Probleem

Voor de upgrade van het Inner Tracking System 3 (ITS3) van het ALICE-experiment bij CERN zijn er monolithische actieve pixelsensoren nodig met afmetingen tot 97 mm × 266 mm. Omdat deze afmetingen groter zijn dan de maximale grootte van een enkele reticle (ontwerpplaatje), moet er gebruik worden gemaakt van "stitching" (naadloos samenvoegen) om deze sensoren op 300 mm wafers te fabriceren.
Om de haalbaarheid van dit proces en de opbrengst (yield) te testen, werd een prototype genaamd MOSS (MOnolithic Stitched Sensor) ontwikkeld. Tijdens de test van 20 wafers werden echter herhaaldelijk defecten geconstateerd. Deze defecten manifesteerden zich als kortsluitingen in de metaalstapel van de CMOS-chip. Het was cruciaal om de oorzaak van deze kortsluitingen te vinden, aangezien een hoge opbrengst essentieel is voor de uiteindelijke ITS3-sensoren. De uitdaging lag in het lokaliseren van deze defecten en het begrijpen van het falingsmechanisme zonder de chip direct te vernietigen.

2. Methodologie

De auteurs ontwikkelden een stapsgewijze, geavanceerde testmethodiek om de chips te karakteriseren en fouten te diagnosticeren:

• Impedantiemetingen: Voordat de chip wordt ingeschakeld, worden de impedanties tussen alle mogelijke combinaties van voedingsnetten gemeten. Dit maakt het mogelijk om paren met een lage impedantie (kortsluiting) te identificeren.
• Gecontroleerde Power-up met Thermische Camera: De voedingsnetten worden langzaam opgevoerd tot de nominale spanning. Tijdens dit proces worden de stromen gemeten en wordt een thermische camera gebruikt om warmtepatronen (hotspots) te detecteren die corresponderen met kortsluitingen.
  • Als een kortsluiting optreedt, kan deze soms "doorbranden" (burn-through), waarbij de stroom piekt en vervolgens daalt, terwijl de hotspots op de thermische camera verdwijnen.
• Data-analyse en Correlatie: De gevonden hotspots worden gekoppeld aan het chipontwerp (layout) en de specifieke voedingsnetten die kortgesloten waren.
• FIB-SEM Cross-sectioning: Voor de definitieve bevestiging van de oorzaak werden Focused Ion Beam (FIB) doorsneden gemaakt op de exacte locaties van de defecten, gevolgd door Scanning Electron Microscopy (SEM) en Energy Dispersive X-Ray Spectroscopy (EDS).

3. Belangrijkste Bijdragen

• Nieuwe Detectiemethode: Een combinatie van impedantiemeting, gecontroleerde power-ramping en thermische imaging voor vroege detectie van kortsluitingen in geavanceerde CMOS-processen.
• Root Cause Analyse: Het succesvol identificeren van een specifiek defectmechanisme gerelateerd aan de bovenste koperlagen (M7 en M8) van de metaalstapel.
• Statistische Validatie: Het aantonen dat de fouten niet gerelateerd zijn aan de integratiedichtheid (dichte vs. ruime bedrading), maar specifiek aan de aanwezigheid van bepaalde metalenlagen in de ontwerpstructuur.
• Feedbacklus met de Foundry: De analyse leverde directe feedback op die de chipfabrikant (foundry) in staat stelde om de ontwerpregels aan te passen en het defect in toekomstige batches te elimineren.

4. Resultaten

• Frequentie en Locatie: Kortsluitingen werden gevonden op alle 20 geteste wafers, met grote variatie in frequentie tussen de wafers. De fouten kwamen voornamelijk voor in de gebieden tussen de pixelmatrices waar alleen de bovenste twee koperlagen (M7 en M8) aanwezig waren.
• Specifiek Mechanisme (Hypothese A): De analyse toonde aan dat 94% van de gevallen (bij een resolutie van 100 µm) correleerde met gebieden waar zowel M7 als M8 aanwezig waren. Er was geen correlatie met gebieden waar slechts één van deze lagen aanwezig was (Hypothese B).
• Burn-through: In 34,2% van de gevallen brandde de kortsluiting door tijdens het opvoeren van de spanning. Na het doorbranden konden 89% van de defecte Half Units (HUs) succesvol worden gebruikt binnen specificaties.
• FIB-bevestiging: De doorsnedebeelden bevestigden dat de kortsluiting werd veroorzaakt door een defecte verbinding tussen de M7- en M8-lagen. EDS bevestigde dat de verbinding uit koper bestond.
• Herconnectie: Er werd geobserveerd dat sommige doorgebrande kortsluitingen tijdelijk weer verbinding maakten door thermische uitzetting en krimp van de metaalstapel.

5. Betekenis en Conclusie

Dit artikel demonstreert een krachtige, systematische aanpak voor het oplossen van complexe fabricageproblemen in geavanceerde CMOS-sensoren.

• Voor de ITS3-upgrade: De bevindingen leidden tot een aangepaste strategie voor de foundry, inclusief herziene ontwerpregels om dit specifieke falingsmechanisme in toekomstige fabricatieruns te voorkomen.
• Algemene Toepasbaarheid: De methode (impedantie + thermische imaging + layout-correlatie) is van groot belang voor de karakterisering van toekomstige chips, vooral omdat deze kortsluitingen anders onopgemerkt zouden blijven bij een standaard power-up.
• Kwaliteitsborging: Het onderzoek benadrukt het belang van diepgaande yield-analyse en nauwe samenwerking tussen onderzoekers en de foundry bij het ontwikkelen van wafer-scale sensoren.

Kortom, door een innovatieve meetopstelling te combineren met grondige data-analyse en fysieke inspectie, slaagden de auteurs erin de oorzaak van recidiverende defecten in de kopermetaalstapel te achterhalen en een oplossing te implementeren die de haalbaarheid van de grote ITS3-sensoren garandeert.