💻 Category

cs.AR

77 artigos

An Integrated Failure and Threat Mode and Effect Analysis (FTMEA) Framework with Quantified Cross-Domain Correlation Factors for Automotive Semiconductors

Este artigo apresenta um framework integrado de Análise de Modo de Falha e Ameaça e seus Efeitos (FTMEA) para semicondutores automotivos, que utiliza fatores de correlação interdomínio quantificados para unificar a avaliação de segurança funcional e cibersegurança, permitindo uma priorização de riscos mais precisa e a identificação de vulnerabilidades cruzadas que métodos tradicionais ignoram.

Antonino Armato, Marzana Khatun, Sebastian FischerMon, 09 Ma💻 cs

HDLFORGE: A Two-Stage Multi-Agent Framework for Efficient Verilog Code Generation with Adaptive Model Escalation

O artigo apresenta o HDLFORGE, um framework multiagente de duas etapas que otimiza a geração de código Verilog equilibrando velocidade e precisão ao escalar dinamicamente para modelos de linguagem maiores apenas quando necessário, utilizando um agente guiado por contraexemplos para acelerar a detecção e correção de erros, alcançando resultados superiores em benchmarks como VerilogEval e RTLLM.

Armin Abdollahi, Saeid Shokoufa, Negin Ashrafi + 2 more2026-03-06💻 cs

Hardware-Software Co-design for 3D-DRAM-based LLM Serving Accelerator

O artigo apresenta o Helios, um acelerador de hardware-software baseado em 3D-DRAM e emparelhamento híbrido que supera as limitações de designs de processamento próximo à memória existentes ao introduzir um fluxo de execução de atenção distribuído e uma alocação de cache KV espacialmente consciente, resultando em significativos ganhos de desempenho e eficiência energética para o atendimento dinâmico de modelos de linguagem grandes (LLMs).

Cong Li, Yihan Yin, Chenhao Xue + 7 more2026-03-06💻 cs

VMXDOTP: A RISC-V Vector ISA Extension for Efficient Microscaling (MX) Format Acceleration

Este artigo apresenta o VMXDOTP, uma extensão da arquitetura de instruções RISC-V Vector que otimiza a execução de produtos escalares em formatos microescalares (MX), alcançando alta eficiência energética e de área ao superar as limitações de regularidade das operações de ponto flutuante de baixa precisão em aceleradores de transformadores modernos.

Max Wipfli, Gamze İslamoğlu, Navaneeth Kunhi Purayil + 2 more2026-03-06💻 cs

ChipletPart: Cost-Aware Partitioning for 2.5D Systems

O artigo apresenta o ChipletPart, uma ferramenta de particionamento de sistemas 2.5D orientada a custos que combina modelos de custo sofisticados com algoritmos genéticos e recozimento simulado para otimizar a atribuição de tecnologias e o layout de chiplets, reduzindo significativamente os custos e garantindo a viabilidade física das soluções em comparação com métodos existentes.

Alexander Graening, Puneet Gupta, Andrew B. Kahng + 2 more2026-03-05💻 cs

Formal that "Floats" High: Formal Verification of Floating Point Arithmetic

Este artigo apresenta uma metodologia escalável para verificação formal de aritmética de ponto flutuante em nível RTL, que utiliza uma estratégia de dividir e conquistar com refinamento guiado por contraexemplos e geração automatizada de propriedades por IA para superar as limitações dos modelos de alto nível e alcançar maior eficiência de cobertura.

Hansa Mohanty, Vaisakh Naduvodi Viswambharan, Deepak Narayan Gadde2026-03-05🤖 cs.AI

Lyra: A Hardware-Accelerated RISC-V Verification Framework with Generative Model-Based Processor Fuzzing

O artigo apresenta o Lyra, um framework de verificação de processadores RISC-V que combina aceleração de hardware em FPGA com um modelo generativo especializado para criar estímulos semanticamente ricos, alcançando uma cobertura significativamente maior e uma aceleração de verificação de até 3343 vezes em comparação com métodos baseados em software.

Juncheng Huo, Yunfan Gao, Xinxin Liu + 4 more2026-03-05💻 cs

When Small Variations Become Big Failures: Reliability Challenges in Compute-in-Memory Neural Accelerators

Este trabalho aborda os desafios de confiabilidade em aceleradores neurais de computação em memória, demonstrando como pequenas variações de dispositivos podem causar falhas críticas e propondo soluções de co-design entre hardware e algoritmos, como o mecanismo SWIM e técnicas de treinamento robusto, para garantir inferência segura e eficiente.

Yifan Qin, Jiahao Zheng, Zheyu Yan + 3 more2026-03-05🤖 cs.LG

Joint Hardware-Workload Co-Optimization for In-Memory Computing Accelerators

Este trabalho apresenta um framework de co-otimização conjunta de hardware e carga de trabalho, baseado em um algoritmo evolutivo, que projeta aceleradores de computação em memória (IMC) generalizados capazes de suportar múltiplas redes neurais com eficiência, reduzindo significativamente o produto energia-atraso-área (EDAP) em comparação com métodos que otimizam para cargas específicas.

Olga Krestinskaya, Mohammed E. Fouda, Ahmed Eltawil + 1 more2026-03-05🤖 cs.AI