LLM4PQC - Accurate and Efficient Synthesis of PQC Cores by Feedback-Driven LLMs

O artigo apresenta o LLM4PQC, um framework baseado em modelos de linguagem que automatiza a refatoração de códigos de criptografia pós-quântica para especificações de síntese de alto nível, utilizando verificações hierárquicas para garantir a correção e reduzir o esforço manual no projeto de hardware.

O essencial

Imagine que você é um arquiteto de luxo tentando construir uma casa super moderna e segura (a criptografia pós-quântica, ou PQC) para proteger o futuro contra hackers de computadores quânticos. O problema é que você tem um manual de instruções escrito por um engenheiro de software, cheio de termos abstratos e materiais que não existem na construção real (o código C de referência).

Transformar esse manual em uma casa de verdade (hardware) manualmente é como tentar construir um arranha-céu tijolo por tijolo, lendo um livro de física quântica ao mesmo tempo. É lento, difícil e cheio de erros.

É aqui que entra o LLM4PQC, a "estrela" deste trabalho. Vamos explicar como funciona usando uma analogia simples:

1. O Problema: O Manual Incompreensível

Os cientistas criaram algoritmos de segurança (como Kyber e Dilithium) e escreveram o código em uma linguagem de computador comum (C), pensando apenas em clareza, não em construção física.

• A Metáfora: É como se o manual dissesse: "Use uma poção mágica para misturar os ingredientes" ou "Pegue uma caixa infinita de areia".
• O Conflito: Máquinas de hardware (chips) não entendem "poções mágicas" (funções matemáticas complexas) nem "caixas infinitas" (memória dinâmica). Elas precisam de instruções exatas: "Use 500 litros de água" e "Misture em 3 segundos". Traduzir isso manualmente é um pesadelo.

2. A Solução: O Assistente Inteligente (LLM)

Os autores criaram o LLM4PQC. Pense nele não como um robô que apenas escreve código, mas como um engenheiro-chefe muito esperto que aprende com os erros.

O processo funciona em quatro etapas, como uma linha de montagem inteligente:

• Etapa 1: A Triagem (Extração)
  O assistente olha para o manual gigante e diz: "Espera, não precisamos construir a casa inteira de uma vez. Vamos focar apenas nas partes mais pesadas, como a porta de aço (NTT) e o sistema de alarme (Sampler)". Ele separa essas partes críticas para trabalhar nelas.

• Etapa 2: A Tradução e Limpeza (Pré-processamento)
  Aqui o assistente faz a mágica da "limpeza". Ele pega as "poções mágicas" e as "caixas infinitas" do manual original e as transforma em ingredientes reais e quantidades fixas.

  • Exemplo: Ele troca "calcule a raiz quadrada agora" por "use uma tabela pré-calculada que já temos". Ele transforma "crie uma lista do tamanho que precisar" em "crie uma lista com exatamente 100 espaços". Isso torna o código compatível com a fábrica de chips.

• Etapa 3: O Ciclo de Feedback (O Segredo)
  Esta é a parte mais importante. O assistente tenta gerar o projeto do chip. A máquina de teste (o sintetizador) diz: "Erro! Você usou um material que não existe".
  Em vez de desistir, o assistente lê o erro, entende o que deu errado, ajusta o plano e tenta de novo. É como um aluno que erra uma questão de matemática, olha a correção, entende o conceito e refaz o exercício até acertar. Esse ciclo de "tentar, errar, corrigir" é o que torna o sistema tão preciso.

• Etapa 4: A Construção e Verificação
  Quando o projeto passa em todos os testes, ele é transformado em um chip real (RTL). O sistema roda simulações para garantir que a "casa" funciona exatamente como o manual original prometia, sem falhas de segurança.

3. Os Resultados: O Que Eles Conseguiram?

Os autores testaram isso em algoritmos famosos (Kyber, Dilithium, Falcon). O resultado foi impressionante:

• Menos Trabalho Manual: O que antes exigia semanas de trabalho de especialistas em hardware, agora é feito quase automaticamente.
• Eficiência: Os chips gerados pelo assistente são surpreendentemente pequenos e econômicos (usam menos "tijolos" ou LUTs/FFs do que os feitos por humanos).
• O Trade-off: A única desvantagem é que, às vezes, a casa gerada automaticamente é um pouco mais lenta para abrir a porta (maior latência) do que uma casa construída à mão por um mestre artesão. Mas, para a maioria das aplicações, a velocidade é suficiente e a economia de tempo na construção vale muito a pena.

Resumo Final

O LLM4PQC é como ter um tradutor universal e um engenheiro de construção em um só pacote. Ele pega as ideias complexas e abstratas dos cientistas de segurança, traduz para a linguagem dura e rígida dos chips, e aprende com cada erro até que o resultado seja perfeito.

Isso acelera drasticamente a criação de hardware seguro para a era pós-quântica, permitindo que protejamos nossos dados contra os computadores do futuro sem precisar de anos de trabalho manual. É a automação inteligente salvando o dia na segurança cibernética!

Resumo técnico

Resumo Técnico: LLM4PQC

1. O Problema

A implementação de hardware para Criptografia Pós-Quântica (PQC) enfrenta dois gargalos principais:

• Refatoração Manual Complexa: As implementações de referência da PQC (geralmente em C) são portáteis e focadas na correção funcional, não na síntese de hardware. Converter esses códigos para Linguagem de Síntese de Alto Nível (HLS) exige refatoração manual extensa para lidar com construções incompatíveis com hardware, como alocação dinâmica de memória (malloc), chamadas a bibliotecas matemáticas (math.h), aritmética de ponto flutuante e inicialização de tabelas constantes em tempo de execução.
• Escalabilidade e Tempo de Desenvolvimento: O fluxo tradicional de design em RTL (Register-Transfer Level) é lento e exige expertise profunda em microarquitetura. A tradução direta de C para RTL via ferramentas de síntese frequentemente falha devido a essas incompatibilidades, e o uso de Modelos de Linguagem (LLMs) para codificação de hardware ainda carece de integração orientada a feedback para garantir a correção e a sintetizabilidade.

2. Metodologia (LLM4PQC)

O LLM4PQC é um framework baseado em LLM que automatiza a transformação de códigos de referência PQC em código C pronto para HLS, integrando um ciclo de feedback contínuo. O processo é dividido em quatro fases principais:

• Fase 1: Extração de Sub-rotinas PQC

  • Em vez de converter todo o sistema, o framework usa LLMs para identificar e extrair sub-rotinas críticas para o desempenho (como NTT, Sampler, FFT) das implementações de referência da NIST.
  • Gera automaticamente uma infraestrutura de verificação, incluindo testes de resposta conhecida (KATs), para validar a equivalência funcional antes da conversão para HLS.

• Fase 2: Pré-processamento para Conformidade com HLS

  • O objetivo é remover "bloqueadores de síntese" antes de enviar o código para o LLM de conversão.
  • Mapeamento de Memória Estática: Substitui alocações dinâmicas (malloc) por arrays estáticos ou de pilha.
  • Remoção de Inicialização em Tempo de Execução: Identifica rotinas que preenchem tabelas de constantes (ex: fatores de torção em FFT) e as converte em declarações const em tempo de compilação, eliminando a lógica de inicialização dinâmica.

• Fase 3: Geração de HLS-C e Exploração do Espaço de Design (DSE)

  • Utiliza o framework C2HLSC (integrado ao Catapult HLS) para transformar o C pré-processado em código sintetizável.
  • Expansão de Estruturas de Dados: Se o LLM encontrar erros relacionados a structs, prompts personalizados instruem a decomposição dessas estruturas em tipos de dados primitivos.
  • Otimização Guiada por Feedback: O LLM insere pragmas de HLS (como desenrolamento de loops e pipeline) com base em métricas de feedback da ferramenta de síntese (área e latência), iterando até encontrar configurações ótimas.

• Fase 4: Síntese e Verificação

  • O código gerado é sintetizado para ASIC (usando Design Compiler e biblioteca Nangate 45nm) e FPGA (Xilinx Artix-7 e XCZU7EV).
  • A verificação é feita através de simulação RTL, comparando as saídas do hardware sintetizado com as saídas do modelo de referência C usando os mesmos KATs.

3. Principais Contribuições

1. Pré-processamento Orientado a LLM: Uma abordagem automatizada para transformar códigos C de referência em formatos compatíveis com HLS, lidando especificamente com alocação de memória, inicialização de constantes e expansão de estruturas de dados.
2. Fluxo de Trabalho Estruturado e com Feedback: Um ciclo integrado que conecta a transformação de código por LLMs com ferramentas de síntese (Catapult), utilizando erros de compilação e métricas de PPA (Power, Performance, Area) para refinar iterativamente o código.
3. Estudo de Caso Empírico Abrangente: Validação do framework em algoritmos padrão da NIST (Kyber, Dilithium, Falcon) e seus primitivos complexos (NTT, Sampler, FFT), demonstrando a viabilidade de gerar aceleradores de hardware funcionais a partir de referências de software.

4. Resultados

O estudo foi realizado em cinco sub-rotinas: Kyber-NTT, Dilithium-NTT, Falcon-NTT, Falcon-Sampler e Falcon-FFT.

• Taxa de Sucesso e Eficiência:

  • Kyber-NTT e Dilithium-NTT alcançaram 100% de taxa de sucesso na síntese.
  • Falcon-FFT também atingiu 100%, enquanto Falcon-NTT e Falcon-Sampler tiveram taxas de 70% e 40%, respectivamente, devido à complexidade extrema de ponto flutuante e amostragem gaussiana.
  • O framework reduziu significativamente o esforço manual em comparação com fluxos tradicionais.

• Desempenho de Hardware (ASIC e FPGA):

  • Área: Os designs gerados pelo LLM4PQC mostraram uma utilização de recursos (LUTs e FFs) muito competitiva, muitas vezes superando baselines manuais em termos de eficiência de área. Por exemplo, o Kyber-NTT ocupou apenas ~2.957 µm² em ASIC.
  • Latência: Houve uma compensação (trade-off). Os designs gerados tendem a ser mais compactos e sequenciais, resultando em latências maiores (mais ciclos) em comparação com designs manuais altamente otimizados e paralelos. No entanto, o LLM4PQC superou trabalhos anteriores baseados em LLMs (como [18]) tanto na utilização de recursos quanto na latência.
  • Comparação com o Estado da Arte: Para o Sampler do Falcon, o LLM4PQC obteve latência de 0.39 µs em FPGA, superando o trabalho anterior de 0.73 µs, apesar de usar um modelo de LLM diferente (o3-mini vs o4-mini).

5. Significado e Conclusão

O LLM4PQC demonstra que é possível automatizar a síntese de hardware complexo para criptografia pós-quântica, reduzindo a barreira de entrada que exige expertise profunda em RTL.

• Validação da Abordagem: O sucesso do framework confirma que uma abordagem orientada a feedback (iterativa, corrigindo erros de síntese e simulando) é superior à tradução direta de código por LLMs.
• Impacto: Permite uma exploração mais rápida do espaço de design (DSE) para algoritmos PQC, acelerando a adoção de hardware seguro contra ataques quânticos.
• Limitações e Futuro: O principal desafio permanece a conversão de operações de ponto flutuante (comum no Falcon) e a otimização de latência. O trabalho futuro visa integrar melhor os agentes de LLM, ajustar modelos (fine-tuning) em conjuntos de dados de HLS e utilizar modelos preditivos de PPA para acelerar a exploração sem a necessidade de síntese completa em cada iteração.

Em resumo, o LLM4PQC oferece um caminho poderoso e eficiente para sintetizar aceleradores de hardware complexos, equilibrando produtividade de design e qualidade de hardware.