Design Conductor: An agent autonomously builds a 1.5 GHz Linux-capable RISC-V CPU

O artigo apresenta o "Design Conductor", um agente autônomo capaz de projetar, verificar e gerar o layout final (GDSII) de uma CPU RISC-V Linux-compatível operando a 1,48 GHz em apenas 12 horas, partindo de um documento de requisitos e marcando a primeira vez que um agente autônomo construiu um processador completo do conceito à fabricação.

O essencial

Imagine que construir um chip de computador (como o cérebro de um celular ou de um carro) é como construir um arranha-céu do zero. Normalmente, isso leva anos, custa centenas de milhões de dólares e exige uma equipe de centenas de engenheiros especialistas. Se houver um erro no projeto, o prédio inteiro pode desabar quando for construído, e consertar isso é impossível.

Agora, imagine um arquiteto robô superinteligente chamado Design Conductor (DC).

Este artigo conta a história de como a equipe da Verkor criou esse robô e pediu para ele construir um processador inteiro, do papel ao produto final, em apenas 12 horas.

Aqui está a explicação do que aconteceu, usando analogias simples:

1. O Desafio: Construir um "Prédio" em Minutos

Normalmente, projetar um chip é como tentar montar um quebra-cabeça de 1 bilhão de peças, onde você não pode errar nenhuma peça, ou o prédio explode.

• O Robô (DC): É um agente de Inteligência Artificial que não dorme, não cansa e tem acesso a todo o conhecimento de engenharia do mundo.
• A Missão: O humano deu ao robô apenas um "bilhete de encomenda" de 219 palavras. A ordem era: "Construa um cérebro de computador (CPU) que siga as regras RISC-V, seja rápido e caiba num espaço minúsculo."

2. Como o Robô Trabalhou (O Processo)

O DC não apenas "adivinhou" o design. Ele seguiu um processo rigoroso, como um chef de cozinha de elite:

• O Planejamento (A Receita): Primeiro, o DC leu a ordem e desenhou o plano. Ele decidiu como seriam os "quartos" do processador (as etapas de execução, memória, etc.).
• A Construção (O Tijolo por Tijolo): Ele começou a escrever o código (chamado RTL) que define como o chip funciona. Ele construiu peça por peça (o somador, o multiplicador, a memória).
• O Teste de Estresse (O Simulador): Aqui está a mágica. O DC tem um "gêmeo virtual" perfeito chamado Spike (um simulador).
  • O DC constrói uma parte do chip.
  • Ele roda um teste no chip real e no gêmeo virtual ao mesmo tempo.
  • Se o chip real fizer algo diferente do gêmeo virtual (mesmo que seja um erro de 1 segundo), o DC sabe que algo está errado.
• A Detecção de Erros (O Detetive): Quando o DC encontrou um erro (por exemplo, o chip estava escrevendo dados no lugar errado), ele não desistiu. Ele olhou para os registros de atividade (como uma câmera de segurança), descobriu exatamente onde o erro aconteceu, escreveu um código para corrigir e testou de novo.
• A Otimização (O Polimento): Depois que tudo funcionou, o DC olhou para o "tempo de viagem" dos sinais elétricos. Ele percebeu que algumas partes eram lentas. Então, ele reescreveu partes do código para torná-las mais rápidas, como um corredor que ajusta sua postura para correr mais rápido.

3. O Resultado: Um Milagre de 12 Horas

Em menos de meio dia, o DC entregou o projeto final pronto para ser fabricado (o arquivo GDSII).

• Velocidade: O chip funcionava a 1,48 GHz (quase 1,5 bilhão de ciclos por segundo).
• Desempenho: Ele foi rápido o suficiente para superar processadores de computadores de 2011 (como um Celeron antigo).
• Tamanho: O chip é minúsculo, do tamanho de uma unha (70 micrômetros quadrados).

4. O Que Isso Significa para o Futuro?

O artigo diz que, embora o robô seja incrível, ele ainda precisa de um "capitão" humano.

• O Problema: Às vezes, o robô tenta soluções complicadas demais quando a solução simples seria melhor, ou ele entende mal como o tempo funciona no chip (como se fosse um código de software comum).
• O Futuro: Imagine que, em vez de uma equipe de 100 engenheiros trabalhando em um projeto por 2 anos, você tenha uma equipe de 10 engenheiros experientes. Cada um deles pode usar um robô como o DC para explorar dezenas de ideias diferentes ao mesmo tempo.
  • Um robô projeta a versão A.
  • Outro projeta a versão B.
  • O engenheiro humano escolhe a melhor e dá o "ok" final.

Resumo em uma Frase

Este artigo mostra que, pela primeira vez, uma Inteligência Artificial conseguiu projetar um computador inteiro, testá-lo, corrigir seus próprios erros e entregá-lo pronto para fábrica em 12 horas, provando que o futuro da engenharia de chips será uma parceria entre a criatividade humana e a velocidade implacável das máquinas.

Resumo técnico

Resumo Técnico: Design Conductor (DC)

1. O Problema

O design de chips (semicondutores) é tradicionalmente um processo extremamente caro, demorado e complexo.

• Custo e Tempo: Trazer um design de ponta ao mercado custa mais de US$ 400 milhões e leva de 18 a 36 meses, exigindo equipes de centenas de engenheiros.
• Complexidade do Fluxo: O processo envolve múltiplos estágios interdependentes: definição de arquitetura, implementação em RTL (Register Transfer Level), verificação funcional, síntese, place & route (posicionamento e roteamento), estimativa de potência e geração do arquivo GDSII (layout final para fabricação).
• Barreiras de Entrada: A necessidade de cobertura de testes extremamente alta (para evitar bugs catastróficos, já que correções pós-fabricação são impossíveis) consome mais de 50% do orçamento. Isso limita o mercado a poucos grandes fornecedores e desencoraja designs de baixo volume ou inovadores.
• Limitações Atuais: Mudanças de última hora no RTL para atender a metas de timing (frequência de clock) ou corrigir bugs de casos extremos são arriscadas e custosas, pois exigem reescrever grande parte do esforço anterior.

2. Metodologia: O Agente Design Conductor (DC)

O Design Conductor (DC) é um agente autônomo que utiliza modelos de linguagem de fronteira (LLMs) para executar o fluxo de design de chips de ponta a ponta, desde o conceito até o GDSII pronto para tape-out.

Arquitetura e Capacidades

O DC opera em uma infraestrutura em nuvem escalável, gerenciando sessões de LLM, bancos de dados e ambientes de execução (VMs/containers). Suas capacidades-chave incluem:

• Execução de Longo Horizonte: Capacidade de manter o progresso em direção a objetivos complexos (PPA: Power, Performance, Area) ao longo de bilhões de tokens.
• Gestão de Contexto e Memória: Um sistema de memória autônomo que armazena requisitos, especificações e decisões de design, permitindo que o agente "lembre" de restrições ao longo de todo o projeto.
• Mestria Técnica: O agente possui conhecimento profundo de arquitetura de CPU, truques de design e fluxos de ferramentas EDA (Electronic Design Automation).
• Verificação e Correção: O DC não apenas gera código, mas valida rigorosamente a correção funcional e de timing.
• Exploração Disciplinada: O agente explora o espaço de design (ex: diferentes microarquiteturas) sem cair em "becos sem saída", equilibrando inovação e velocidade.

Fluxo de Trabalho (Metodologia)

O processo seguido pelo DC para criar o "VerCore" (a CPU desenvolvida) envolveu os seguintes passos:

1. Entrada Única: O agente recebeu apenas um documento de requisitos de 219 palavras especificando uma CPU RISC-V (RV32I + ZMMUL), pipeline de 5 estágios, sem instruções comprimidas, com meta de 1.6 GHz e uso do PDK ASAP7nm.
2. Planejamento e Proposta: O DC gerou uma proposta de design detalhada, revisando-a "manualmente" (simulação de revisão humana) para identificar problemas potenciais antes da codificação.
3. Implementação Modular: O agente implementou módulos individuais (IF, ID, EX, MEM, WB) com seus respectivos testbenches, garantindo que cada módulo funcionasse isoladamente.
4. Integração e Depuração:
   • O DC integrou os módulos e executou testes de sistema completos usando o simulador Spike (simulador de ISA RISC-V) como referência de ouro.
   • Depuração Automática: Ao detectar discrepâncias entre o DUT (Device Under Test) e o Spike, o DC analisava arquivos de rastreamento (VCD), convertia-os para CSV, usava Python para identificar padrões de erro, identificava a causa raiz (ex: lógica de flush de pipeline quebrada) e aplicava correções no RTL.
5. Fechamento de PPA (Timing Closure): O DC analisou relatórios de timing das ferramentas de síntese e place & route. Ele iterou no RTL para otimizar caminhos críticos, implementando técnicas avançadas como forwarding antecipado no estágio ID e multiplicadores Booth-Wallace otimizados.
6. Saída Final: Geração do arquivo GDSII (layout físico) pronto para fabricação.

3. Principais Contribuições e Resultados

O projeto demonstrou que um agente autônomo pode projetar um chip funcional e de alto desempenho sem intervenção humana direta no código ou nas ferramentas.

O Projeto "VerCore"

• Desempenho: A CPU atingiu 1.48 GHz em tecnologia ASAP7nm.
• Benchmark: Obteve uma pontuação CoreMark de 3261, comparável a um Intel Celeron SU2300 de 2011 (1.2 GHz).
• Área: O núcleo (sem caches) ocupa 2809 µm².
• Arquitetura: Pipeline de 5 estágios, in-order, single-issue, com suporte a RV32I e multiplicação (ZMMUL).
• Inovações Autônomas: O DC redescobriu e implementou otimizações não solicitadas explicitamente, como:
  • Resolução de branches antecipada (1 ciclo de penalidade).
  • Um multiplicador Booth-Wallace de 4 estágios altamente eficiente (que sozinho roda a 2.57 GHz).
  • Estratégias de forwarding e stall otimizadas.

Evidência de Sucesso

• O design foi verificado contra o simulador Spike em múltiplos programas, incluindo o próprio CoreMark.
• O DC identificou e corrigiu bugs complexos de pipeline (ex: falha no flush de instruções após um salto JAL) analisando automaticamente os logs de simulação.
• O processo foi concluído em 12 horas de execução autônoma.

4. Significado e Lições Aprendidas

Impacto na Indústria

• Democratização do Design de Chips: Reduz drasticamente a barreira de entrada, permitindo que designs de baixo volume ou nicho sejam economicamente viáveis.
• Aceleração do Ciclo de Vida: Potencial para reduzir o tempo de desenvolvimento de 18-36 meses para 3-6 meses.
• Mudança no Papel do Engenheiro: Engenheiros seniores deixarão de ser "operadores de ferramentas" para se tornarem arquitetos de alto nível, guiando o agente em objetivos de mercado e validando decisões estratégicas, enquanto o DC executa a implementação e verificação.

Limitações e Lições para Modelos de Fronteira

O artigo destaca desafios atuais dos LLMs no contexto de hardware:

1. Raciocínio Arquitetural: Modelos às vezes fazem escolhas subótimas (ex: caminhos críticos longos) que só são corrigidas após verificação de timing, consumindo tokens desnecessários.
2. Compreensão de RTL vs. Software: LLMs tendem a tratar Verilog (linguagem orientada a eventos) como código sequencial, o que dificulta a depuração de problemas de timing, embora a correção funcional seja alcançável.
3. Especificação Rigorosa: A entrada (prompt) deve ser extremamente precisa e mensurável (ex: exigir um CPI específico) para garantir que o agente otimize corretamente.

Conclusão

O Design Conductor representa um marco histórico: é a primeira vez que um agente autônomo constrói uma CPU completa, funcional e pronta para tape-out, desde a especificação até o layout físico. Isso sinaliza uma nova era onde a inteligência artificial pode assumir a complexidade tática do design de hardware, permitindo uma exploração de produtos mais rápida, barata e inovadora.