Design and First Results of COFFEE3: A 55nm HVCMOS Pixel Sensor Prototype for High-Energy Physics Applications

Este artigo apresenta o projeto e os resultados preliminares do protótipo COFFEE3, um sensor de pixels HVCMOS de 55 nm desenvolvido para atender aos rigorosos requisitos de resolução temporal e espacial dos detectores de física de alta energia, validando experimentalmente duas arquiteturas de leitura distintas que demonstram funcionamento esperado em testes de injeção de carga e laser.

O essencial

Imagine que você está tentando tirar uma foto de uma corrida de Fórmula 1 extremamente rápida, onde milhares de carros passam por segundo, e você precisa saber exatamente onde cada carro estava e quando ele passou, com uma precisão de nanossegundos. Além disso, a câmera precisa ser tão resistente que sobreviva a uma tempestade de radiação nuclear sem estragar.

É exatamente esse o desafio que os cientistas enfrentam nos grandes aceleradores de partículas, como o LHC (Large Hadron Collider). E é aí que entra o COFFEE3.

Aqui está uma explicação simples do que os pesquisadores fizeram, usando analogias do dia a dia:

1. O Problema: A "Festa" de Partículas

Os detectores de partículas atuais precisam lidar com uma quantidade absurda de colisões. É como se você estivesse em uma balada lotada onde, a cada segundo, milhões de pessoas tentam te dar um aperto de mão ao mesmo tempo.

• O Desafio: O detector precisa identificar cada "aperto de mão" (partícula), dizer exatamente onde foi (precisão de 10 micrômetros, que é menor que um fio de cabelo) e em que momento exato aconteceu (precisão de alguns nanossegundos).
• A Resistência: O detector precisa aguentar ser "bombardeado" por radiação, como se fosse um guarda-chuva feito de papel que não pode rasgar sob uma tempestade de granizo.

2. A Solução: O COFFEE3 (O "Café" da Manhã da Física)

Os cientistas criaram um novo chip chamado COFFEE3. Pense nele como um cérebro eletrônico superinteligente feito com a tecnologia mais avançada disponível (55 nanômetros, que é como construir uma cidade inteira dentro de um grão de areia).

O chip foi projetado para ser o "olho" dos futuros detectores de partículas. Mas, como não sabiam exatamente qual seria a melhor "receita" de construção, eles decidiram cozinhar dois pratos diferentes no mesmo chip para ver qual funcionava melhor.

Prato 1: A Estrutura "NMOS" (O Caminhão de Entregas)

Este design foi feito para a tecnologia de fabricação atual.

• A Analogia: Imagine uma rua com muitas casas (pixels). Se todos os moradores tentarem gritar ao mesmo tempo para o carteiro, ninguém é ouvido.
• A Solução: O COFFEE3 divide a rua em grupos. Em vez de um carteiro ouvindo uma casa de cada vez, ele tem quatro carteiros trabalhando em paralelo. Além disso, eles usam um sistema de "fila de espera" (pipeline): enquanto um carteiro entrega a encomenda de hoje, o próximo já está preparando a de amanhã. Isso evita que as mensagens se misturem (o que chamam de "pile-up" ou acúmulo) e garante que nada seja perdido, mesmo na hora do rush.

Prato 2: A Estrutura "Medição de Tempo" (O Cronômetro de Precisão)

Este design foi feito para uma tecnologia futura, que permite construir circuitos mais complexos dentro de cada "casa" (pixel).

• A Analogia: No primeiro prato, o tempo era medido por um relógio central na rua. No segundo, cada casa tem seu próprio cronômetro de alta precisão.
• Como funciona: Dentro de cada pixel, existe um pequeno "atrasador de tempo" (chamado VCDL). Imagine que o relógio da casa dá um "tic". O sinal da partícula chega um pouquinho depois. O chip mede exatamente quanto tempo passou entre o "tic" e a chegada do sinal, dividindo o tempo em fatias microscópicas.
• O Resultado: Eles conseguem medir o tempo com uma precisão de 4,2 nanossegundos. É como se você pudesse dizer se alguém bateu na porta 4,2 bilionésimos de segundo antes ou depois do relógio tocar.

3. O Teste: A "Prova de Fogo"

O chip foi fabricado e testado em laboratório.

• O Teste de Injeção: Eles simularam o impacto de uma partícula usando um gerador de sinais (como jogar uma bola de tênis contra a parede para ver se ela quica corretamente). O chip respondeu perfeitamente.
• O Teste a Laser: Eles usaram um laser para simular partículas reais passando pelo chip. O sistema conseguiu identificar onde o laser bateu e quando, enviando os dados corretamente para o computador.

4. Por que isso importa?

Este chip é um passo crucial para o futuro da física. Ele será usado em:

1. LHCb Upgrade II: Para entender melhor como o universo funciona logo após o Big Bang.
2. CEPC (Colisor Circular de Elétrons e Pósitrons): Um futuro "super acelerador" que será construído na China.

Resumo da Ópera:
Os cientistas chineses criaram um "chip de câmera" super resistente e rápido. Eles testaram duas ideias diferentes de como organizar a informação dentro desse chip. Ambas funcionaram! Agora, eles vão testar se o chip aguenta a radiação real e se consegue rastrear partículas de verdade. Se tudo der certo, teremos olhos muito mais precisos para enxergar os segredos mais profundos da matéria.

Resumo técnico

Resumo Técnico: COFFEE3 – Sensor de Pixels HVCMOS de 55nm para Física de Alta Energia

1. Problema e Motivação

Os experimentos de Física de Alta Energia (HEP), especificamente o LHCb Upgrade II e o futuro Colisor Circular de Elétrons e Pósitrons (CEPC), exigem sistemas de rastreamento de pixels com capacidades sem precedentes. Os desafios principais incluem:

• Alta Densidade de Impactos: Capacidade de lidar com até 100 MHz/cm² de taxa de eventos.
• Resolução Temporal: Necessidade de resolução na ordem de nanossegundos (alvo < 5 ns) para distinguir cruzamentos de feixe de 25 ns no LHC.
• Resolução Espacial: Precisão de posição fina de aproximadamente 10 μm para reconstruir trajetórias em campos magnéticos.
• Radiação: Resistência a fluência de nêutrons de até $3 \times 10^{15}$ neq/cm².
• Consumo de Energia: Limitação estrita de < 200 mW/cm².

Sensores anteriores utilizavam processos de 180 nm ou 150 nm. O artigo propõe a migração para um processo HVCMOS (High-Voltage CMOS) de 55 nm para integrar circuitos analógicos e digitais complexos em uma área compacta, atendendo a essas exigências rigorosas.

2. Metodologia e Arquitetura de Design

O chip COFFEE3 foi desenvolvido como um protótipo validando duas arquiteturas de leitura distintas, adaptadas a diferentes processos de fabricação de silício:

• Arquitetura 1 (Processo Triple-Well Atual):

  • Desafio: Em processos triple-well, diodos de detecção deep-Nwell sofrem crosstalk com transistores PMOS.
  • Solução: Utiliza circuitos apenas com NMOS no pixel para mitigar interferências.
  • Estratégia de Leitura: Adota uma leitura a nível de coluna. Os sinais dos comparadores são agrupados e processados em paralelo.
  • Otimização para Alta Densidade:
    1. Divisão dos pixels de uma coluna em grupos para leitura paralela (ex: 4 pixels adjacentes em 4 grupos).
    2. Implementação de uma unidade de processamento de sinal pipelined de dois estágios, capaz de armazenar o próximo impacto enquanto transmite o atual, minimizando o tempo morto (dead time) e o efeito de pile-up.
  • Medição de Tempo: O Time of Arrival (TOA) e o Time over Threshold (TOT) são amostrados com um relógio de 25 ns nas circuitos periféricos. O time walk é controlado dentro de 10 ns.

• Arquitetura 2 (Processo Futuro com Isolamento por Camada Enterrada P-type):

  • Vantagem: Permite a inclusão de uma camada enterrada tipo P entre o Nwell e o diodo, eliminando o crosstalk e permitindo circuitos CMOS completos no pixel.
  • Inovação: Implementa medição e armazenamento de tempo diretamente no pixel.
  • Tecnologia TDC: Utiliza um conversor Time-to-Digital (TDC) a nível de chip. Cada pixel possui uma réplica de uma Linha de Atraso Controlada por Tensão (VCDL) derivada de um Delay-Locked Loop (DLL) central.
  • Precisão: A VCDL divide o ciclo de relógio (25 ns) em 6 fases.
    • TOA (Borda de subida): Amostragem de 5 fases $\rightarrow$ Resolução de ~4,2 ns (25/6 ns).
    • TOT (Borda de descida): Amostragem de 2 fases $\rightarrow$ Resolução de ~8,4 ns (25/3 ns).
  • Eficiência Energética: O sinal de disparo (DIS_OUT) passa pela VCDL em vez do relógio, reduzindo o consumo. O armazenamento usa células SRAM para minimizar correntes de transição.

3. Resultados Preliminares

O chip COFFEE3 foi fabricado em janeiro de 2025 e testado em maio de 2025. Os testes iniciais confirmaram o funcionamento esperado de ambas as arquiteturas:

• Testes de Injeção de Carga (Arquitetura 1): Validação dos circuitos analógicos (CSA e Comparador). Os dados de saída serial e as informações de endereço estavam corretos.
• Testes a Laser (Arquitetura 2): Validação da cadeia de leitura completa.
  • Os valores de TOT medidos corresponderam às simulações de circuito.
  • Os pacotes de transmissão válidos continham endereços de linha e coluna corretos correspondentes aos impactos simulados.
  • O DLL forneceu atrasos de fase conforme esperado (cada tap deslocando $\pi/3$).
• Desempenho Estimado: A Arquitetura 2 atingiu a resolução temporal projetada de 4,2 ns para TOA.

4. Contribuições Chave

1. Validação de Processo 55nm HVCMOS: Demonstra a viabilidade de usar tecnologia de 55nm para sensores de pixels de alta tensão, permitindo maior integração e melhor desempenho temporal.
2. Dualidade de Arquitetura: O design oferece uma solução robusta para o processo atual (Triple-Well) e uma rota evolutiva para processos futuros com melhor isolamento (camada P-type), garantindo flexibilidade para futuras atualizações de detectores.
3. Otimização para Alta Densidade: A introdução de agrupamento de pixels e processamento pipelined na Arquitetura 1, e a medição de tempo no pixel na Arquitetura 2, são soluções específicas para lidar com as taxas de impacto extremas do LHCb Upgrade II.
4. Precisão Temporal: Alcança uma resolução de tempo inferior a 5 ns, essencial para a separação de cruzamentos de feixe de 25 ns.

5. Significado e Próximos Passos

O COFFEE3 representa um passo fundamental no desenvolvimento de detectores para o LHCb Upgrade II (Tracker Upstream) e o CEPC ITK. A confirmação de que ambas as arquiteturas funcionam corretamente valida o caminho tecnológico para sensores de próxima geração.

Trabalhos Futuros:

• Caracterização completa de desempenho com fontes de raios-X ($^{55}$Fe), raios beta ($^{90}$Sr) e partículas minimamente ionizantes (feixes de acelerador ou raios cósmicos).
• Medição detalhada de resolução temporal, eficiência de detecção, eficiência de coleta de carga e resolução espacial.
• Testes de irradiação para verificar a resistência à radiação.
• Validação em feixes de teste de alta energia.

Em suma, o COFFEE3 estabelece as bases tecnológicas para sensores de pixels de alta performance, combinando alta resolução temporal, espacial e robustez contra radiação em um formato de baixo consumo energético.