FPGA-Accelerated Real-Time Diagnostics at DIII-D Using the SLAC Neural Network Library for ML Inference

Este artigo demonstra a implementação bem-sucedida de um sistema de inferência de aprendizado de máquina acelerado por FPGA, utilizando a Biblioteca de Redes Neurais do SLAC no tokamak DIII-D, para permitir a previsão e supressão em tempo real e adaptativa de Modos Localizados na Borda disruptivos por meio de pesos de rede neural substituíveis a quente.

O essencial

Imagine uma estrela massiva e superaquecida sendo mantida dentro de uma garrafa magnética gigante. Este é um tokamak, uma máquina que cientistas utilizam para tentar criar energia limpa e ilimitada (fusão). O problema é que a "estrela" no interior é temperamental. Ela gosta de se contorcer, oscilar e, ocasionalmente, lançar um acesso de raiva chamado Modo Localizado na Borda (ELM). Se esses acessos de raiva ficarem grandes demais, podem danificar a máquina ou interromper a reação.

Para manter a máquina operando com segurança, os cientistas precisam de um "guardião" que vigie a estrela 24 horas por dia, 7 dias por semana, preveja quando ela está prestes a lançar um acesso de raiva e pressione instantaneamente um botão de "acalmar-se".

Este artigo descreve como a equipe do reator de fusão DIII-D construiu um guardião super-rápido e inteligente usando um tipo especial de chip de computador chamado FPGA (Field-Programmable Gate Array ou Matriz de Portas Programáveis em Campo) e um "cérebro" personalizado chamado Biblioteca de Redes Neurais do SLAC (SNL).

Aqui está a explicação de como funciona, usando analogias simples:

1. O Problema: A Estrela "Muito Rápida"

A máquina produz uma quantidade massiva de dados (como uma câmera de alta velocidade tirando um milhão de fotos por segundo). Computadores tradicionais (como os de seu laptop ou até servidores poderosos) são muito lentos para analisar esses dados, determinar se um acesso de raiva está chegando e enviar um comando para detê-lo antes que aconteça. Quando um computador normal termina seus cálculos, o dano já foi feito.

2. A Solução: Um "Cérebro Especializado" em um Chip

Em vez de enviar todos esses dados para um computador lento, a equipe colocou um cérebro minúsculo e especializado diretamente no chip que recebe os dados.

• O Chip: Eles usaram um AMD/Xilinx KCU1500 FPGA. Pense nisso como uma placa de Lego que pode ser remodelada instantaneamente em qualquer ferramenta de que você precise.
• O Cérebro: Eles treinaram uma Rede Neural (um tipo de IA) para reconhecer os "sinais" específicos de um acesso de raiva iminente. Este cérebro foi construído usando a Biblioteca de Redes Neurais do SLAC (SNL).

3. Como Funciona: O "Tradutor Instantâneo"

Aqui está o fluxo de informações, descrito como uma corrida de revezamento:

1. Os Olhos (Sensores): A máquina possui sensores chamados Espectroscopia de Emissão de Feixe (BES) que observam a borda do plasma. Eles veem pequenas ondulações na "estrela".
2. O Filtro (Pré-processador): O FPGA recebe uma enxurrada de dados de 160 sensores diferentes. Ele age como um porteiro em uma boate, filtrando imediatamente o ruído e permitindo a passagem apenas dos 16 sinais mais importantes (aqueles que realmente preveem acessos de raiva).
3. A Decisão (A IA): A IA analisa um pequeno instante de tempo (48 microssegundos — mais rápido que um piscar de olhos) e pergunta: "Um acesso de raiva está chegando?"
   • Ela classifica o estado atual (Está calmo? Está ficando selvagem?).
   • Ela calcula a probabilidade de um acesso de raiva.
4. A Ação (O Controlador): Se a IA disser "Sim, um acesso de raiva é provável", ela envia instantaneamente um sinal para um controlador separado. Este controlador dispara ímãs (bobinas de perturbação magnética ressonante) para empurrar suavemente o plasma de volta a uma forma segura, interrompendo o acesso de raiva antes que ele danifique a máquina.

4. O Superpoder: "Troca a Quente" de Cérebros

A parte mais legal deste sistema é sua flexibilidade. Normalmente, se você quiser mudar como um chip de computador pensa, você precisa desmontá-lo, reconstruí-lo e começar de novo. Isso leva dias.

Com a biblioteca SNL, a equipe pode atualizar o cérebro em tempo real enquanto a máquina está funcionando.

• A Analogia: Imagine um chef cozinhando uma refeição. Normalmente, para mudar a receita, você precisa reconstruir toda a cozinha. Com este sistema, o chef pode apenas trocar o cartão da receita instantaneamente, sem desligar o fogão.
• Na Prática: Eles podem alternar a IA de "prever acessos de raiva" para "verificar se o plasma está estável" em um piscar de olhos. Eles também podem atualizar a matemática (pesos e vieses) para aprender com novos dados sem nunca desligar a máquina.

5. Os Resultados: Velocidade e Sucesso

• Velocidade: Todo o processo — desde a visualização dos dados até a tomada de decisão — leva cerca de 5,28 microssegundos. Isso é incrivelmente rápido; é como o tempo que um beija-flor leva para bater as asas uma vez.
• Eficiência: O chip usa muito pouca energia e espaço, deixando espaço para adicionar tarefas mais complexas posteriormente.
• Teste no Mundo Real: Eles usaram com sucesso este sistema durante experimentos ao vivo para prever e suprimir esses eventos disruptivos, provando que funciona em um ambiente real e de alto risco.

Resumo

Este artigo mostra que, ao colocar uma IA inteligente e adaptável diretamente no hardware que lê os sensores, os cientistas podem reagir aos problemas de um reator de fusão quase instantaneamente. É como dar ao reator um arco reflexo que contorna a parte lenta de "pensamento" do cérebro, permitindo que ele desvie do perigo em tempo real. Este é um passo crucial para a construção de reatores de fusão que possam operar com segurança e continuamente no futuro.

Resumo técnico

1. Declaração do Problema

O reator de fusão tokamak DIII-D requer sistemas de controle em tempo real para manter a estabilidade do plasma e prevenir perturbações, especificamente os Modos Localizados na Borda (ELMs). Os ELMs são eventos explosivos que podem danificar componentes do reator e degradar o confinamento.

• O Desafio: Os sistemas de controle de plasma convencionais baseiam-se em modelos informados pela física e regras empíricas, que frequentemente carecem da adaptabilidade para lidar com transições imprevistas próximas aos limites operacionais.
• O Gargalo: Embora a Aprendizagem de Máquina (ML) ofereça reconhecimento de padrões superior para tarefas como previsão de perturbações, a implantação de modelos de ML em CPUs ou GPUs padrão introduz latência (frequentemente >1ms) incompatível com as restrições de temporização sub-milissegundo dos laços de controle em tempo real do tokamak.
• A Necessidade: É necessária uma solução acelerada por hardware para processar dados de diagnóstico de alta largura de banda (especificamente Espectroscopia de Emissão de Feixe ou BES) com latência na escala de microssegundos, permitindo controle ativo e adaptativo.

2. Metodologia

Os autores desenvolveram e implantaram um sistema de inferência de ML acelerado por hardware integrado diretamente ao Sistema de Controle de Plasma (PCS) em tempo real do DIII-D.

• Plataforma de Hardware:
  • Dispositivo: FPGA AMD/Xilinx KCU1500 (hospedando um FPGA Kintex-7).
  • Localização: Instalado diretamente no barramento PCIe do nó de aquisição de sinais em tempo real RTSTAB.
  • Conectividade: Utiliza InfiniBand de alta velocidade para comunicar-se com o host principal do PCS e controladores de atuadores.
• Framework de Software:
  • Biblioteca de Redes Neurais do SLAC (SNL): Um framework de inferência baseado em FPGA de alto desempenho.
  • Fluxo de Trabalho: Os modelos são treinados remotamente em clusters de HPC usando frameworks padrão (PyTorch, TensorFlow, Keras) e compilados para implantação em FPGA usando a cadeia de ferramentas AMD Vitis (Síntese de Alto Nível).
  • Recurso Chave: A SNL suporta o recarregamento dinâmico de pesos e biases de redes neurais em tempo de execução, sem exigir a ressintese completa do hardware (recompilação do bitstream).
• Pipeline de Dados:
  • Entrada: 160 canais de diagnóstico (ECE, CO2, BES) digitalizados a 1 MSps.
  • Pré-processamento: Um módulo no FPGA extrai 16 canais específicos de BES. Ele constrói uma janela de entrada temporal de 48 fatias de tempo consecutivas (48µs) por canal.
  • Agrupamento (Batching): O sistema processa 18 eventos de inferência (quadros) simultaneamente em um único ciclo para maximizar a taxa de transferência.
• Arquitetura da Rede Neural:
  • Tipo: Perceptron Multicamada (MLP), topologia feedforward totalmente conectada.
  • Entrada: 768 características ($48 \text{ fatias de tempo} \times 16 \text{ canais}$).
  • Camadas Ocultas: Duas camadas com 50 neurônios cada, usando ativação ReLU.
  • Saída: Configurável (1 a 4 neurônios) dependendo da tarefa (Binária para detecção de ELM vs. 4 classes para regime de confinamento).

3. Contribuições Principais

• Implantação em Tempo Real por FPGA: Integração bem-sucedida de um motor de inferência de ML diretamente no PCS do DIII-D, alcançando latência de inferência de 4,4–5,28 µs. Isso representa aproximadamente 10% da janela de ingestão de dados, atendendo a requisitos estritos de tempo real.
• Reconfigurabilidade Dinâmica: Demonstrou a capacidade de trocar em quente pesos e biases de redes neurais (e até mesmo alterar configurações da camada de saída) durante a operação experimental ao vivo, sem parar o sistema ou ressintetizar o FPGA. Isso permite:
  • Alternar entre tarefas (ex: previsão de ELM vs. classificação de regime de confinamento).
  • Refinamento contínuo do modelo para adaptar-se à "deriva de conceito" (condições do reator em mudança).
  • Mascaramento de canais de entrada não utilizados para acomodar falhas de sensores ou envelhecimento.
• Integração de Ponta a Ponta: Criação de um pipeline contínuo desde digitalizadores de alta velocidade (1 MSps), passando pela inferência em FPGA, até o sistema de controle de atuadores (bobinas de Perturbação Magnética Ressonante) para supressão de ELM.
• Arquitetura Escalável: O projeto inclui lógica dedicada de pré e pós-processamento no FPGA para lidar com agrupamento de dados (18 quadros/ciclo) e transmissão paralela de dados (8 características/ciclo de clock), garantindo utilização otimizada de recursos.

4. Resultados

• Benchmarks de Desempenho:
  • Latência: Alcançou 5,28 µs para um modelo de classificação de 4 classes.
  • Utilização de Recursos: O projeto é altamente eficiente, utilizando apenas 5% dos DSPs, 8% dos Flip-Flops, 13% das LUTs e 1% do BRAM no FPGA Kintex-7. Isso deixa uma margem significativa para modelos mais complexos ou multitarefa.
  • Temporização: O projeto atende às restrições de temporização em uma frequência de clock de 6ns.
• Validação Operacional:
  • O sistema foi utilizado com sucesso durante experimentos de supressão de ELM em malha fechada.
  • Os operadores realizaram múltiplos ciclos de recarregamento de pesos/biases entre disparos para adaptar o modelo, provando a viabilidade de atualizações em tempo de execução.
  • A probabilidade inferida de ELM ($P$) foi roteada com sucesso para um controlador separado para ajustar as bobinas RMP, demonstrando um laço funcional de mitigação de perturbações.

5. Significado

• Habilitando Futuros Reatores de Fusão: Este trabalho fornece um modelo crítico para operação relevante para reatores em futuros dispositivos de fusão de operação contínua (como ITER ou DEMO), onde o controle autônomo e adaptativo é essencial para segurança e eficiência.
• Mudança de Paradigma no Controle: Move o controle de plasma de regras estáticas baseadas em física para estratégias adaptativas e orientadas por dados capazes de lidar com dinâmicas de plasma não lineares em tempo real.
• Generalizabilidade: Embora demonstrado no DIII-D, a arquitetura (SNL + FPGA + RTSTAB) serve como um blueprint para processamento de diagnóstico baseado em ML geral em outras áreas de física de alta energia e sistemas de controle industrial que exigem latência ultra-baixa.
• Perspectiva Futura: Os autores identificam que a remoção da camada de middleware baseada em CPU (atualmente um gargalo) para permitir streaming direto do digitalizador para o FPGA reduziria ainda mais a latência e permitiria controle verdadeiramente contínuo e acionado por eventos, semelhante a sistemas de gatilho inteligentes em física de alta energia.

Em conclusão, este artigo valida que ML reconfigurável e acelerado por FPGA não é apenas viável, mas essencial para a próxima geração de controle autônomo de plasma de fusão, oferecendo a velocidade e adaptabilidade necessárias para gerenciar o ambiente complexo e dinâmico de um reator tokamak.