Sub-kelvin thermal conductivity of substrates and on-chip routing in quantum integrated systems

Este estudo caracteriza experimentalmente a condutividade térmica abaixo de kelvin de diversos materiais de substrato e de roteamento em chip, revelando que o silício de alta resistividade oferece desempenho térmico superior e que, embora as linhas de roteamento aumentem a condutância no plano, o substrato permanece como o caminho dominante de calor, enfatizando assim a importância crítica da seleção de materiais e da integração 3D para uma gestão térmica eficaz em sistemas quânticos de grande escala.

O essencial

Imagine que você está tentando construir um computador super-rápido e ultra-sensível que só funciona quando está mais frio que o espaço exterior. Este é um computador quântico. Para fazê-lo funcionar, você precisa espremer milhões de minúsculos interruptores eletrônicos (qubits) e seu "cérebro" (eletrônica de controle) bem próximos uns dos outros em um único chip.

Mas eis o problema: o "cérebro" esquenta, mesmo quando está congelante. Se esse calor vazar para os interruptores sensíveis, o computador quebra. Os cientistas deste artigo fizeram uma pergunta simples: "O que acontece com o calor quando ele viaja através dos materiais que usamos para construir esses chips em temperaturas próximas do zero absoluto?"

Aqui está o que eles descobriram, explicado com algumas analogias do cotidiano.

1. A Rodovia vs. A Estrada de Terra (Materiais do Substrato)

O "substrato" é o material base sobre o qual o chip repousa, como a fundação de uma casa. A equipe testou quatro fundações diferentes:

• Silício de Alta Resistividade: Pense nisso como uma super-rodovia. Nessas temperaturas congelantes, o calor (que viaja como pequenas vibrações chamadas "fônons") zumba através deste material com muita facilidade. É o melhor em remover calor.
• Silício de Baixa Resistividade: Isso é como uma estrada de terra cheia de buracos. Como este silício tem "impurezas" extras (dopantes) adicionadas por razões elétricas, essas impurezas atuam como lombadas. Elas colidem com as vibrações do calor, desacelerando-as drasticamente. É cerca de 100 vezes pior em mover calor do que a versão de alta resistividade.
• Safira e Vidro Borossilicato: Estes são como trilhas estreitas e irregulares. Eles conduzem calor, mas não tão bem quanto a rodovia de silício. Curiosamente, a trilha de safira foi surpreendentemente irregular (devido a defeitos cristalinos internos minúsculos), tornando-a pior em conduzir calor do que se poderia esperar para um material tão duro.

A Conclusão: Se você quer mover calor para longe rapidamente, use a "rodovia" (Silício de Alta Resistividade). Se você quer manter o calor preso em um único local para proteger um vizinho, use a "estrada de terra" (Silício de Baixa Resistividade).

2. Os Fios Metálicos (Roteamento no Chip)

A equipe também analisou os fios (roteamento) que conectam as diferentes partes do chip. Eles usaram fios supercondutores (Nióbio), que são como tubos mágicos que transportam eletricidade sem resistência.

Eles queriam ver se esses fios agiriam como um "atalho de calor", roubando calor da eletrônica e despejando-o nos qubits.

• O Resultado: Os fios ajudaram a mover um pouco de calor (cerca de 4 vezes mais do que o silício sozinho em sua configuração de teste específica).
• O Problema: Em um chip real e espesso, o material base (o substrato) é tão muito maior do que os fios finos que o substrato ainda faz 99% do trabalho. Os fios são como um pequeno riacho lateral; o substrato é o rio principal.

3. O Problema do "Microwatt"

A descoberta mais crítica é sobre quão pouco calor é necessário para causar problemas.
Os cientistas descobriram que, nessas temperaturas super-frias, você precisa apenas de uma quantidade minúscula de energia (medida em nanowatts — bilionésimos de watt) para elevar a temperatura do chip o suficiente para bagunçar os cálculos quânticos.

• A Analogia: Imagine tentar manter um bloco de gelo congelado em um quarto. Se você acender um único fósforo (o calor da eletrônica), o gelo derrete instantaneamente.
• A Realidade: Os chips eletrônicos atuais geram calor como uma fogueira em comparação com o que esses chips quânticos podem tolerar. Mesmo que a eletrônica esteja a apenas alguns milímetros de distância, o calor que ela gera é suficiente para destruir o estado quântico.

A Grande Conclusão

Você não pode simplesmente colar o "cérebro" e os "interruptores sensíveis" na mesma peça plana de silício e esperar pelo melhor. O calor viajará muito facilmente (ou de forma muito imprevisível) e arruinará o experimento.

O artigo sugere que a solução é o empilhamento 3D (como um arranha-céu em vez de uma casa térrea). Você precisa separar a eletrônica quente dos interruptores frios usando camadas especiais de "isolamento térmico" ou colocando-os em níveis diferentes, para que o calor do cérebro não cozinhe acidentalmente os interruptores.

Em resumo: Em temperaturas próximas do zero absoluto, o calor se comporta de forma muito diferente. Os materiais que escolhemos atuam como super-rodovias ou estradas de terra irregulares para o calor, e precisamos ter extremo cuidado sobre onde colocamos nossas fontes de calor, ou todo o sistema superaquecerá e falhará.

Resumo técnico

Resumo Técnico: Condutividade térmica sub-kelvin de substratos e roteamento em chip em sistemas quânticos integrados

Declaração do Problema
A transição para computadores quânticos tolerantes a falhas exige a escalabilidade para milhões de qubits físicos, necessitando da integração próxima de componentes heterogêneos, como qubits e eletrônica de controle criogênica clássica (cryo-CMOS). As arquiteturas atuais, sejam System-on-Chip (SOC) ou 3D System-in-Package (SIP), enfrentam um gargalo crítico de gerenciamento térmico. O calor dissipado pelo cryo-CMOS (tipicamente vários microwatts por qubit) introduz fontes de decoerência que degradam os tempos de vida dos qubits. Embora o transporte térmico em materiais a granel seja bem documentado à temperatura ambiente, dados experimentais sistemáticos no regime sub-kelvin são escassos. Além disso, o transporte térmico nessas temperaturas é governado pela propagação de fônons e é extremamente sensível à pureza cristalina, dimensões da amostra e propriedades superficiais, tornando os valores à temperatura ambiente pouco confiáveis para extrapolação. Compreender as propriedades térmicas dos blocos fundamentais de construção — especificamente substratos e roteamento em chip — é um pré-requisito para o projeto de processadores quânticos em grande escala com gerenciamento térmico otimizado.

Metodologia
Os autores conduziram um estudo térmico experimental em duas fases:

1. Caracterização de Substratos:

   • Materiais: Quatro materiais de substrato comumente usados em tecnologias de semicondutores e quânticas foram testados: Silício de Alta Resistividade (HR) (Zona Flutuante), Silício de Baixa Resistividade (LR) (Czochralski, dopado com Boro), vidro borossilicato e Safira.
   • Montagem: Amostras foram montadas em uma placa de cobre dentro de um refrigerador de diluição. Um aquecedor e um termômetro RuO2 foram acoplados à extremidade "quente" da amostra suspensa, enquanto a extremidade "fria" foi ancorada termicamente à câmara de mistura.
   • Protocolo de Medição: Potência de aquecimento ($Q$) foi aplicada em etapas (nanowatts a microwatts) em temperaturas base ($T_0$) de 50 mK e 300 mK. O aumento de temperatura resultante ($T_h$) foi medido para determinar a condutividade térmica efetiva ($\kappa$) usando definições de condução de calor em estado estacionário.
   • Validação: Um experimento de controle com um segundo termômetro no lado frio verificou que a interface substrato/cobre não atuou como um gargalo térmico, garantindo que a resistência medida fosse dominada pelo próprio substrato.
   • Análise: Caminhos livres médios de fônons (MFP) foram extraídos usando uma abordagem de função de Green fora do equilíbrio por elementos finitos (FENEGF) para avaliar a condutância balística e identificar mecanismos de espalhamento dominantes.

2. Avaliação de Roteamento em Chip:

   • Veículo de Teste: Um dispositivo planar foi fabricado em um substrato de silício LR, apresentando linhas de roteamento supercondutoras de Nióbio (Nb) e pads de Ouro (Au).
   • Modificação: Para isolar a contribuição térmica do roteamento, o substrato de silício sob o roteamento foi gravado por trás até uma espessura residual de 50 µm, criando uma "membrana" para minimizar o caminho térmico paralelo do silício a granel.
   • Medição: A condutância térmica foi medida entre duas seções da linha de roteamento em $T_0 = 50$ mK e $300$ mK, comparando os resultados com a condutância esperada do substrato de silício sozinho.

Principais Resultados

• Condutividade Térmica do Substrato (em 300 mK):

  • Silício HR: Apresentou a maior condutividade em $5 \cdot 10^{-2}$ W/m·K, seguindo uma dependência $T^{2.4}$. A análise de MFP indicou que o transporte é limitado pelo espalhamento de fronteira do tipo Casimir (MFP $\approx$ 4000 µm).
  • Silício LR: Mostrou uma redução de duas ordens de magnitude para $8 \cdot 10^{-4}$ W/m·K com uma dependência $T^{2.2}$. O MFP reduzido ($\approx$ 30 µm) e a escala $T^{-3/2}$ foram atribuídos ao espalhamento fônon-buraco causado pela dopagem com boro e impurezas de oxigênio.
  • Safira: Medida em $2 \cdot 10^{-3}$ W/m·K (dependência $T^3$). Apesar da escala $T^3$ típica de cristais, a magnitude absoluta foi significativamente menor que os valores a granel, e o MFP ($\approx$ 50 µm) estava muito abaixo do limite de Casimir, sugerindo que desordem estrutural (contornos de grão) limita o transporte.
  • Borossilicato: Medido em $2 \cdot 10^{-3}$ W/m·K com uma dependência $T^2$, característica de sólidos amorfos onde o transporte é descrito por sistemas de dois níveis de tunelamento em vez de espalhamento de fronteira.

• Impacto do Roteamento em Chip:

  • A inclusão de linhas de roteamento Nb aumentou a condutância térmica no plano do veículo de teste por um fator de quatro em comparação com o substrato de silício LR sozinho.
  • No entanto, o estudo observa que esse aprimoramento foi mensurável apenas porque a espessura do substrato foi artificialmente reduzida para 50 µm. Em uma arquitetura SOC padrão onde o substrato mantém sua espessura total (centenas de micrômetros), o substrato permanece o caminho de calor dominante, e a contribuição do roteamento é negligenciável.

• Restrições Térmicas:

  • Gradientes de temperatura mensuráveis foram estabelecidos com potências aplicadas tão baixas quanto 1–10 nW.
  • Os autores estimam que, para chips na escala de centímetros, a dissipação de potência tolerável antes de perturbar significativamente as temperaturas dos qubits é da ordem de dezenas de nanowatts em 300 mK. Isso está muito abaixo da dissipação em nível de microwatt do cryo-CMOS atual.

Significado e Alegações
O artigo afirma fornecer orientação quantitativa para a seleção de substratos em sistemas quânticos criogênicos. Os resultados destacam que nenhum substrato único atende otimamente a todos os requisitos; por exemplo, o silício LR oferece melhor isolamento térmico para qubits, enquanto o silício HR facilita a remoção de calor para chips de controle dissipativos.

Crucialmente, o trabalho enfatiza que, em arquiteturas SOC planares onde qubits e eletrônica de controle compartilham o mesmo substrato, o crosstalk térmico é severo. Os autores concluem que o nível atual de dissipação de potência no cryo-CMOS torna a co-integração no mesmo substrato termamente inviável sem mitigação significativa. Consequentemente, o artigo defende a partição de função através de abordagens de integração 3D e System-in-Package (SIP). Essas arquiteturas permitem o posicionamento de circuitos de controle em proximidade próxima aos qubits, enquanto utilizam estratégias de desacoplamento térmico (como interconexões 3D ou substratos termicamente resistentes) para gerenciar o fluxo de calor, em vez de depender exclusivamente do isolamento térmico planar.