77 篇论文
本文提出了一种针对汽车半导体的集成故障与威胁模式及影响分析（FTMEA）框架，通过引入基于专家知识、静态结构指标及注入实验验证的量化跨域关联因子，将功能安全与网络安全进行协同分析，从而更准确地识别和优先处理传统方法难以发现的跨域风险。
本文提出了基于增强异构图的 VeriHGN 框架，通过统一电路逻辑与物理布局表示，显著提升了 VLSI 设计中电路拥塞预测的准确性与相关性。
本文遵循 PRISMA 2020 指南，系统综述了 68 项将机器学习模型部署于 FPGA 以应对地球观测任务中实时处理与带宽挑战的研究，并提出了涵盖高效模型架构与 FPGA 实现策略的双重分类体系。
HDLFORGE 是一个两阶段多智能体框架，通过自适应模型升级策略和反例引导的形式化验证机制，在显著降低延迟的同时实现了 Verilog 代码生成的高精度与高效能平衡。
本文提出了名为 Helios 的基于混合键合技术的 LLM 服务加速器，通过设计细粒度的分布式注意力执行流程与空间感知的 KV 缓存分配机制，有效解决了现有近存计算架构在处理动态 LLM 服务负载时的灵活性不足问题，显著提升了加速性能与能效。
本文提出了 VMXDOTP，一种专为 RISC-V 向量指令集设计的扩展架构，通过支持灵活的块浮点微缩放（MX）格式和可软件定义的块大小，显著提升了现代 Transformer 模型中矩阵乘法运算的硬件利用率、能效及执行速度。
本文提出了一种名为 MCEL 的新型损失函数，通过显式优化输出层的分类间隔来替代计算开销巨大的训练时比特翻转注入，从而在无需误差感知训练的情况下显著提升了量化神经网络在近似计算和易错存储环境下的比特错误容忍度。
该愿景论文提出了一份为期十年的 AI 与硬件协同设计与开发路线图，旨在通过跨层优化和能效优先策略，解决当前发展碎片化问题，最终实现 AI 系统效率千倍提升、全场景无缝集成及以人为本的可持续发展。
本文探讨了晶圆级混合键合系统中晶圆布局对网络拓扑及通信性能的影响，提出了四种改进的晶圆布局方案，显著提升了吞吐量、降低了延迟并减少了能耗。
本文提出了 NL2GDS 框架，利用大语言模型将自然语言硬件描述自动转化为可综合 RTL 代码及 GDSII 版图，并通过开源 OpenLane 流程在基准测试中实现了显著的面积、延迟和功耗优化，从而加速了开源芯片设计并降低了 ASIC 设计门槛。
本文提出了 ChipletPart，这是一种结合遗传算法、模拟退火及成本模型的 2.5D 系统划分工具，能够显著降低芯片组成本并生成满足 I/O 约束的可行布局方案，同时开源了相关工具与模型。
本文提出了一种结合分治策略、反例引导精化及人机协同 AI 辅助的扩展方法论，通过直接 RTL 到 RTL 的模型检查实现了对浮点运算的高效形式化验证，显著提升了覆盖率并减少了断言数量。
本文提出了 Lyra，一种结合 FPGA 硬件加速与语义感知生成模型（LyraGen）的 RISC-V 验证框架，通过并发执行和高质量指令序列生成，显著提升了覆盖率并大幅加速了验证收敛速度。
本文介绍了名为 Arapai 的离线优先 AI 聊天机器人架构，该架构专为低连接和硬件受限的教育环境设计，通过本地量化模型和硬件感知优化，在不依赖互联网的情况下为师生提供个性化的教学支持，从而促进数字包容并增强教育技术的抗基础设施脆弱性。
本文针对存内计算（CiM）神经网络加速器因器件非理想性导致的可靠性挑战，揭示了微小变异可能引发灾难性故障的机制，并提出了结合选择性写验证（SWIM）机制与右截断高斯噪声训练方法的跨层协同设计方案，从而在保持能效优势的同时显著提升了系统在安全关键场景下的鲁棒性与可靠性。
该论文提出了一种基于优化进化算法的联合硬件 - 工作负载协同优化框架，旨在设计能够高效支持多种神经网络工作负载的通用存内计算加速器，从而在 RRAM 和 SRAM 架构上显著缩小了通用设计与专用设计之间的性能差距，并实现了高达 95.5% 的能效延迟面积积（EDAP）降低。
本文提出了一种基于 FPGA 的高效图像重建架构，通过软硬件协同设计实现高并行原子检测，显著降低了中性原子量子计算机的检测时间开销，相比 CPU 基线实现了 34.9 倍的加速。