Multi-junction surface ion trap for quantum computing

技术摘要：用于量子计算的多结表面离子阱

问题陈述
陷阱离子量子计算的可扩展性受到大规模表面离子阱固有功率耗散挑战的阻碍。随着陷阱位点数量 ($n$) 的增加，总功率耗散呈不利的比例关系进行缩放，即 $P_{total} \sim \alpha_o n^3 + \alpha_d n$。这种三次方的缩放主要源于射频（RF）电极中的欧姆损耗和绝缘基底中的介质损耗。射频电极与周围接地电极之间的大电容，结合电极材料的电阻，导致了显著的电流流动和热量产生。这种热负荷成为了向实现实际量子纠错和复杂算法所需的数百或数千个离子进行扩展时的关键瓶颈。

方法论与设计
为了解决欧姆功率耗散中的 $n^3$ 缩放问题，作者设计并制造了一种大型多结表面离子阱，称为“Enchilada 阱”。其核心方法论是对标准表面阱架构进行了几何修改：

1. 抬高的射频电极： 添加了一个额外的金属层（M6），将射频电极提升到控制电极层上方 4 µm 处。
2. 介质移除： 大量移除了射频电极下方原有的二氧化硅（SiO2）介质，仅留下结构支撑柱。这是通过在顶层金属射频层上进行穿孔，以允许蚀刻剂进入从而释放氧化物来实现的。
3. 电容降低： 通过抬高电极并移除介质，射频电极与地平面之间的电容显著降低。模拟显示，在标准五层设计中电容为 11.9 pF，采用抬高电极的设计后降至 6.5 pF，而采用穿孔设计后进一步降至 3.7 pF（仅阱区为 2.3 pF）。
4. 制造： 该器件采用 6 层金属的 CMOS 相容工艺制造。该阱具有一个蝴蝶形的平台，中心是一个 1.65 mm 宽的峡部，包含六个 Y 型结和五个长线性部分，旨在存储多达 200 个离子。为了在 100 个 I/O 引脚的封装限制内管理 302 个控制电极，该设计利用了共布线策略，将所需的独立电压信号减少到了 75 个。

关键结果
论文展示了关于抬高射频架构性能的理论计算和实验测量：

• 功率耗散： 在 50 MHz、300 V 射频振幅下的计算表明，穿孔式抬高射频设计将总功率耗散从 101.6 mW（实心介质）降低到了 38.7 mW。具体而言，阱区的欧姆损耗从 9.7 mW 降至 1.9 mW，介质损耗从 59.1 mW 降至 12.9 mW。
• 俘获参数： 几何修改导致径向运动频率增加了 17%，从而允许降低电压需求并进一步节省功率。离子高度被调整为在射频电极上方 65.7 µm 处。
• 加热速率表征： 作者在实心介质版本的抬高射频阱上，针对单个捕获的钙离子，在不同电压源和滤波配置下，测量了不同运动频率（2–3 MHz）下的轴向加热速率：
  • 使用 1.3 MHz 低通滤波器时，加热速率随频率的变化比例为 $\omega^{-10.2}$，表明其受技术噪声主导。
  • 使用 206 kHz 低通滤波器时，比例为 $\omega^{-3.5}$。
  • 使用电池电源配合 206 kHz 低通滤波器以最小化技术噪声时，加热速率比例为 $\omega^{-3.8}$。
• 噪声分析： 作者得出结论，使用电池电源测得的加热速率受电极表面电压涨落体的支配，因为观察到的比例（$\omega^{-3.8}$）比约翰逊噪声极限（$\omega^{-1}$）更陡峭。计算出的约翰逊噪声贡献（在 2 MHz 时为 15 量子/秒）被发现低于测量到的速率。

意义与主张
本文声称展示了一种解决限制表面离子阱阵列扩展的 RF 功率耗散问题的可行架构方案。通过抬高射频电极并移除底层的介质，作者成功降低了欧姆功率耗散和介质功率耗散，且未损害阱保持大量离子的能力。Enchilada 阱被呈现为一种设计的架构，旨在最多四个线性链中容纳 200 个离子，解决了表面码和量子纠错的连通性和存储需求。这项工作验证了抬高射频方法作为一种在管理热负荷的同时实现更大规模离子阱阵列的方法，这是下一代陷阱离子量子计算机的前置条件。作者指出，未来的工作将包括对穿孔版本和实心版本阱之间的对比测量，以及离子传输和离子链的演示。