Scaling Nanoribbon Transistors with Monolayer Transition Metal Dichalcogenides

本文展示了高性能、常闭式 n 型和 p 型单层过渡金属硫族化合物纳米带晶体管，其沟道尺寸为 25–30 nm，通过多重图案化工艺和旨在最小化边缘退化的锚定接触技术，实现了突破性的开态电流。

要点

想象一下，你正试图为微小的电子汽车（电子）建造世界上最小、最快的公路。几十年来，我们一直试图在硅芯片上缩小这些公路，但我们遇到了障碍。当道路变得太窄（小于3纳米）时，交通就会变得混乱，车辆也会失去控制。

为了解决这个问题，科学家们一直在研究“二维半导体”——这些材料本质上是原子构成的薄片，就像单层鸡丝网一样。它们非常薄，这很完美，但也有一个主要问题：它们极其脆弱。试图将它们切割成极窄的赛道（纳米带）就像是用剪刀去剪一张湿纸巾一样；它往往会撕裂、从桌面上剥离或损坏边缘，从而毁掉整个交通流。

重大突破
这篇论文描述了一支研究团队如何成功地将这些脆弱的原子片切割成极窄的赛道（宽度小至25纳米），且没有使其破碎或损失速度。他们成功制造出了既有“n型”（正向交通）又有“p型”（负向交通）的赛道，这对于构建复杂的电路至关重要。

他们是如何做到的，这里使用了一些简单的类比：

1. “狗骨头”技巧（锚定道路）

问题： 当你尝试刻蚀这种材料的极窄条纹时，化学过程和物理处理往往会导致条纹从表面剥离并脱落，就像贴纸失去了粘胶一样。
解决方案： 研究人员将材料设计成了**“狗骨头”**形状。

• 想象一座狭窄的桥（交通流动的通道）连接着两个宽大、坚固的停车场（接触垫）。
• 这些“停车场”很宽，并且牢牢地粘在地面上。这起到了锚定的作用。
• 即使中间的窄桥非常细小且脆弱，宽大的停车场也能将其紧紧固定住，防止其在制造过程中剥离。这个简单的技巧将他们的成功率（良率）从几乎为零提升到了85%以上。

2. “双重切割”策略（多重图案化）

问题： 要制造一条25纳米宽的赛道，通常需要使用非常强大的“激光笔”（电子束）来绘图。但如果你为了达到这种细度而一次性使用过强的功率，你会不小心烧毁或损坏周围脆弱的材料。
解决方案： 他们使用了名为 LELE（光刻-刻蚀-光刻-刻蚀） 的技术。

• 这就像雕刻一座雕像。你不是试图用一次猛烈的挥砍来完成最终的精细形状，而是先进行一次温柔的第一刀，然后再进行第二次温柔的切割。
• 通过这两个步骤，他们可以在不使材料过度暴露在破坏性能量下的情况下，实现超窄的宽度。这就像是用精细的凿子凿两次来获得完美的边缘，而不是用一把重锤猛击一次。

3. 结果：超级高速公路

一旦建造好这些经过锚定的、双重切割的赛道，他们测试了“汽车”（电子）的行驶情况。

• 速度： 交通移动得极其迅速。他们创造了这些材料的纪录级速度，特别是对于一种被称为 WS₂（二硫化钨）的材料，其速度比以往同等尺寸下的尝试快了100多倍。
• 平滑度： 他们使用高科技显微镜观察了这些微型赛道的边缘。他们曾担心边缘会变得参差不齐且粗糙，从而导致交通拥堵。相反，他们发现边缘异常光滑且干净，这意味着“路面”并未受到切割过程的损坏。
• 控制： 他们成功地让这些赛道作为“常闭型”开关（就像一个只有在你拨动它时才会关闭的灯开关）工作，这对于节省未来设备的电池寿命至关重要。

这为什么重要（根据论文所述）

该论文声称，通过解决剥离（脱层）和边缘损坏的问题，他们已经证明了这些超薄、超窄的赛道是下一代计算机芯片的可行构建模块。

他们不仅仅是在做一个酷炫的科学实验；他们正在证明我们可以将这些材料缩小到下一代“全包围栅极”（Gate-All-Around）晶体管（一种预计在2025年及以后普及的特定架构）所需的尺寸。核心结论是，你不需要为了让东西变小而牺牲性能；通过正确的“锚定”和“切割”技术，这些微小的原子道路实际上可以比我们想象的承载更多的交通流量。

技术摘要

技术摘要：利用单层过渡金属二硫化物实现纳米带晶体管的缩放

问题陈述
随着晶体管技术向全包围栅极（GAA）纳米片架构转型，对所有通道维度（长度、宽度和厚度）进行缩放至关重要。由于电学性能退化，硅基 GAA 晶体管在厚度低于 3 nm 时面临挑战，而二维半导体（2DS），特别是单层过渡金属二硫化物（TMDs），凭借其亚纳米级的厚度和优异的电学特性，提供了极具前景的替代方案。然而，高性能二维晶体管在历史上一直受限于微米级的通道宽度。将这些通道缩减至所需的 10–50 nm 纳米带规模面临着显著的制造障碍，包括光刻和刻蚀过程中的 TMD 脱层问题、难以形成可靠接触，以及因边缘缺陷导致的迁移率下降担忧。此外，亚微米级 TMD 纳米带中边缘无序对电荷传输的影响仍不为人所熟知。

方法论
作者通过一种旨在提高机械稳定性和图形化分辨率的自上而下（top-down）制造方法来解决这些挑战：

• 锚定接触设计： 为了减轻脱层现象，研究人员采用了“狗骨头”结构。在这种设计中，TMD 通道很窄（纳米带），但在源极和漏极接触处扩展为较宽的微米级焊盘。这些较宽的区域将材料锚定在衬底上，显著提高了机械稳定性和工艺良率。
• 多重图形化策略： 为了实现低于标准单步“光刻-刻蚀”（LE）约 50 nm 极限的纳米带宽度，团队采用了多次光刻-刻蚀（LELE）多重图形化方法。该方法能够定义低至约 25 nm 的特征，同时保持较低的电子束剂量，以最大限度减少光刻诱导的缺陷。
• 材料体系与电介质： 本研究涵盖了 n 型 MoS₂ 和 WS₂，以及 p 型 WSe₂。器件在标准 SiO₂ 背栅以及集成了薄高 κ（HfO₂）栅介质的衬底上进行制造，以降低工作电压。
• 表征： 全面的分析包括电学表征（转移曲线/输出曲线、用于接触电阻的传输长度法）、低温测量以及先进的纳米级成像。具体而言，利用探针增强光致发光（TEPL）、拉曼光谱和高角环形暗场扫描透射电子显微镜（HAADF-STEM）来评估边缘质量、结晶度和缺陷密度。

关键结果

• 高电流密度： 制造的单层 TMD 纳米带实现了单栅极器件的创纪录高开态电流密度。在 1 V 源漏电压下，器件表现为：
  • MoS₂： 使用 HfO₂ 时高达 560 µA µm⁻¹；使用 SiO₂ 时超过 600 µA µm⁻¹。
  • WS₂： 在增强模式（常闭型）运行下高达 420 µA µm⁻¹，这比此前报道的单栅极 WS₂ 纳米带性能提高了两个数量级以上。
  • WSe₂： p 型运行下高达 130 µA µm⁻¹。
• 缩放性能： 成功制造了通道宽度小至 25–30 nm、长度低至 50 nm 的器件。对 75 nm 宽 MoS₂ 纳米带的电学表征显示，与微米级对照器件相比，其迁移率没有明显的退化，场效应迁移率范围在 30 至 60 cm² V⁻¹ s⁻¹ 之间。
• 接触与边缘质量： 传输长度法（TLM）分析得到的 MoS₂ 接触电阻（$R_c$）低于 560 Ω·µm，达到了最先进水平。光谱和显微表征（拉曼、TEPL、STEM）显示，声子模式或激子峰没有明显的展宽，且边缘粗糙度被限制在几纳米之内。这表明，在这些尺寸下，边缘无序并不是性能的主要限制因素。
• 关态行为： 纳米带阵列展示了超过 10⁹ 的电流开关比，表明在所探测的宽度范围内，边缘导电并未降低关态性能。

意义与主张
本文将自上而下的图案化单层 TMD 纳米带定位为未来纳米片晶体管架构的可行构建模块。作者声称，他们通过结合机械稳固的“锚定”接触和低剂量多重图形化技术，成功克服了以往阻碍二维半导体缩放的良率和边缘退化障碍。

主要结论包括：

1. 缩放的可行性： 在最大限度减少制造诱导损伤的前提下，将单层 TMD 通道缩减至约 2 纳米并不会本质上降低其开态或关态性能。
2. 互补逻辑： 成功演示了具有高电流密度和理想增强模式行为（特别是 WS₂ 和 WSe₂）的 n 型和 p 型器件，这支持了开发互补逻辑电路的潜力。
3. 技术相关性： 与微米级器件不同，这些纳米带演示针对了未来 GAA 晶体管的具体几何需求。与高 κ 电介质的集成以及高电流密度的实现，表明单层 TMD 纳米带是超越硅极限、实现持续晶体管缩放的技术相关候选材料。