MOSAIX Qualification System for ALICE ITS3

本文介绍了 MOSAIX 鉴定系统的开发与验证策略，该系统利用基于 FPGA 的测试基础设施和仿真器，旨在为 ALICE ITS3 升级所需的晶圆级 MAPS 原型在芯片生产前验证其测试环境。

要点

想象一下，你正在建造一个巨大的、超薄的、自支撑式帐篷，用于一项高风险的科学实验。这个被称为 ITS3 的帐篷，旨在追踪大型强子对撞机中穿梭的微小粒子。为了让帐篷尽可能轻（以免干扰粒子），建造者们正在使用一种革命性的新材料：巨大的、柔性的硅传感器片。

这场表演的主角是一个名为 MOSAIX 的特定芯片。它不仅仅是一个小型传感器；它是一个“系统级芯片”（System-on-Chip），长达 266 毫米——基本上是将一整座传感器工厂缝合在了一块硅片上。

以下是问题所在：MOSAIX 非常复杂。它就像一座拥有 144 个不同“社区”（称为“瓦片/tiles”）的城市，每个社区都有自己的电网、交通灯和数据高速公路。所有的社区都连接到一个中央枢纽。如果一个社区出现电力问题，或者数据高速公路发生拥堵，整个城市都会停止运转。

挑战：在建造之前进行测试
通常，当工程师建造一台复杂的机器时，他们会先测试单个部件。但对于 MOSAIX 来说，你无法单独测试这些部件，因为它们都被融合在一块巨大的芯片上。你必须同时测试整个“城市”。

更糟糕的是，芯片当时还没准备好。团队需要在实际的硅芯片到达之前，就编写好软件并制造出测试设备。如果等到芯片到达后再开始测试，他们将会浪费数月的时间。

解决方案：“数字孪生”（模拟器）
为了解决这个问题，团队构建了一个 MOSAIX 模拟器。把它想象成一个高度逼真的芯片视频游戏模拟。

• 实物： 实际的 MOSAIX 芯片（当时尚不存在）。
• 模拟器： 一个强大的计算机芯片（FPGA），它表现得就像真实的 MOSAIX 一样。它模拟了 144 个社区、电源开关和数据高速公路。

团队利用这个“数字孪生”提前完成了所有艰苦的工作：

1. 培训： 在实际芯片到达前的数月里，超过 50 名工程师已经在模拟器上学习如何操作该系统。
2. 调试： 他们发现，真实的芯片对于开启方式有非常严格的规则（你不能直接拨动总开关；你必须按特定顺序开启特定的社区）。他们在模拟器上发现了这些复杂的规则，如果等到拿到真实芯片后再去摸索，将会耗费数月时间。
3. 系统检查： 他们建造了物理测试设备（“控制室”），并将其连接到模拟器，以确保一切都能完美协同工作。

结果：“首日就绪”
由于使用了模拟器，团队实现了所谓的“首日就绪”（Day-One Readiness）。这意味着，当第一批真实的 MOSAIX 芯片抵达时（预计在 2026 年初），团队将无需花费时间去研究如何测试它们。他们将能够立即开始测试。

总结
这篇论文描述了 ALICE 协作组如何为一种巨大的、复杂的传感器芯片构建一套精密的测试系统。他们并没有等待真实的芯片到达后再去学习如何测试，而是构建了一个完美的数字副本（模拟器）来进行练习。这使得他们能够提前发现漏洞、培训团队并构建工具，从而确保当真实的传感器“城市”最终交付时，他们能够立即对其进行检测。

技术摘要

技术摘要：用于 ALICE ITS3 的 MOSAIX 鉴定系统

问题陈述
ALICE 内部追踪系统（ITS）针对 LHC 第 4 运行阶段（Run 4）的升级（ITS3）引入了一种全新的探测器架构，该架构利用缝合的、晶圆级单片有源像素传感器（MAPS）技术，实现了每层 0.09% $X/X_0$ 的极低材料预算。其核心组件 MOSAIX 是一个长 266 mm 的晶圆级系统级芯片（SoC），集成了 144 个独立供电的像素单元（tiles）、复杂的配电网络以及高速数据聚合功能。

本文解决的核心挑战是 MOSAIX 的鉴定问题。与传统传感器不同（其组件可以在集成前进行预测试），MOSAIX 高度的集成性意味着单个组件（如 144 个像素单元、48 个服务节点和缝合背板）无法在集成前进行隔离测试。该系统需要一套复杂的、顺序式的上电与控制策略，其中整个服务层的功能是访问单个像素矩阵的前提条件。此外，在将晶圆切割成最终探测器层之前确定良率和性能的需求，要求建立一套能够在硅片可用时立即投入使用的稳健测试基础设施（即“首日就绪”能力）。

方法论与系统架构
为了应对这些挑战，作者开发了一个以“一系统，多目标”理念为核心的统一鉴定系统。硬件架构包括：

• 控制核心： 一个安装在 Enclustra 底板上的 Intel Arria 10 FPGA 系统模块，提供控制与数据采集功能。
• 接口： 读取板上的标准化 FMC 连接器允许同一核心系统在不同阶段与 MOSAIX 进行交互：包括用于晶圆级测试的定制探针卡、用于特定测量（如传感器沿 z 轴的 IR 压降）的专用载板，以及最终的 ITS3 探测器鉴定模型。
• 软件栈： 硬件无关的 C++ API 对底层 FPGA 交互进行了抽象处理。测试序列与核心 API 分离并存储在独立的仓库中，以促进社区贡献并防止对关键程序的误操作。FPGA 固件通过基于 UVM 的环境和持续集成（CI）回归测试进行了严格验证。

MOSAIX 仿真器
一个核心的方法论贡献是开发了一个高保真度的基于 FPGA 的 MOSAIX 仿真器。该仿真器在 MOSAIX 投片（tapeout）的一年前便已完成开发，旨在解决集成问题发现过晚带来的风险。

• 实现： 仿真器构建在相同的 Arria 10 平台上，直接连接到测试系统的后端。它利用真实的 RTL 副本进行控制和数据路径逻辑处理，同时采用轻量级的行为模型进行像素矩阵读取。
• 功能： 至关重要的是，该仿真器整合了具备电源感知和状态感知的建模功能。它强制执行正确的操作序列（例如，拒绝向处于“关闭”电源状态的像素单元发送命令），从而迫使控制软件必须管理好芯片复杂的依赖关系。
• 开发流程： 一个半自动化的 CI 流管理了 MOSAIX RTL 设计“移动目标”的特性，将 SystemRDL 和 RTL 更新转换为带有调试功能的 FPGA 格式，确保仿真器与最新的文档保持同步。

主要贡献与结果
本文介绍了已完成的 MOSAIX 鉴定工作的基础设施框架。主要成果包括：

1. 经过验证的基础设施： 硬件、固件和核心软件 API 已通过 FPGA 仿真器进行了完整的测试与验证。主要的测试序列已可在完整设置上运行。
2. 早期集成验证： 仿真器成功充当了实时应用环境，揭示了操作中的复杂性（例如，服务层对全局数字电源激活的严格依赖），如果这些问题直到硅片交付后才被发现，将会导致严重的进度延迟。
3. 培训与就绪性： 仿真器已作为一种培训工具，让 50 多名用户在物理芯片到达前的数月内获得了动手实践经验。
4. 战略对齐： 该系统旨在支持特定的鉴定目标：验证芯片特性、估算生产良率、确定可行的像素变体，以及鉴定八个 10 Gb/s 高速链路，以为切割策略提供依据。

意义
本文认为，这项工作的核心意义在于高保真仿真器所实现的早期系统集成价值。通过将测试基础设施的开发与物理硅片的可用性解耦，协作团队有效地降低了与芯片操作复杂性及大规模软件开发相关的风险。

随着首批 MOSAIX 晶圆预计于 2026 年初到位，该鉴定系统已准备好立即开始表征工作。这种“首日就绪”的能力对于在 2026 年中期前提供必要的设计反馈至关重要，从而确保 ALICE ITS3 升级计划按进度推进。本文总结指出，仿真器方法对于管理芯片子系统之间复杂的依赖关系，并在最终原型可用前验证测试策略是必不可少的。