想象一下，量子计算机不再是一个静态的开关网格，而是一个巨大的、高速运行的火车环线（即“赛道”），上面载着乘客（即“离子”或量子比特）。
在这种特定的设计中，火车并不会在每个站都停下。相反，它在圆环中不断循环运行。为了执行计算，火车必须在特定的“操作区”（车站）停下来，让乘客进行工作。如果乘客需要交换座位以进行协作，火车必须绕着环线行驶，直到他们到达正确的位置。
一篇名为 “Plutarch” 的论文探讨了这种火车系统面临的一个问题：如果我们仅仅通过增加轨道上的车站数量来提高速度，会发生什么？
问题：“更大的轨道”陷阱
直觉上你可能会认为：“如果我们向轨道上增加更多的车站（区域），我们就可以在同一时间完成更多的工作，所以整个行程应该会更快！”
研究人员发现事实恰恰相反。
- 类比： 想象一辆公交车环线。如果你在环线上增加了 100 个站点，公交车为了回到起点就必须行驶更长的距离。即使你可以在每个站点接载更多的人，行驶额外距离（穿梭）所消耗的时间也会抵消掉你节省下来的所有时间。
- 发现： 仅仅增加区域会让轨道变得如此漫长，以至于离子（乘客）在车站之间移动的时间过长。这种“旅行时间”抵消了并行处理更多工作的收益。
解决方案：Plutarch
团队提出了一个名为 Plutarch（取自“优先调度”之意）的新系统。Plutarch 并没有让火车为每一项任务都跑完整个完整的环线，而是使用了三个聪明的技巧来提高行程效率：
1. “智能座位”策略（幺正分解）
- 旧方法： 火车停下，做一个任务，移动，再做一个任务，再移动。这就像一辆公交车为了送一个包裹而在每一户人家门口都停一下。
- Pltharch 的方法： 他们在旅程开始前重新排列了“包裹”（门操作/gate）。他们将可以一起完成的任务进行分组，并重新安排乘客的位置，使得当火车到达一个车站时，它可以一次性完成四个任务，而不是只有一个。
- 结果： 他们让每个车站都处于满负荷状态，确保不会因为等待下一个乘客到达而浪费时间。
2. “局部绕行”（优先处理相邻门操作）
- 旧方法： 如果乘客 A 需要与乘客 B 交换座位，且两人紧挨在一起，旧系统仍然会强迫火车绕着整个环线行驶，直到到达一个专门的“重排区”来进行交换。
- Plutarch 的方法： 如果乘客已经靠得很近，Plutarch 会说：“没必要跑完全程！”它允许他们在当前的车站直接交换座位。只有当乘客距离较远且确实需要移动时，它才会让火车进行完整的环线行驶。
- 结果： 这阻止了火车进行不必要的、漫长的空转，从而节省了大量时间。
3. “捷径”（硬件修改）
- 想法： 如果火车轨道有一个旁路呢？
- 类比： 想象一个赛道中间有一条横穿中间的直路。如果火车只需要绕行半圈，它可以走捷径，而不是绕完整个圆圈。
- 结果： 对于小型程序（或小型乘客群体），火车不必行驶完整长度的庞大轨道。这防止了“长轨道”问题拖慢小型作业的速度。
结果：快了多少？
研究人员在真实的“H2”量子处理器的模拟版本上测试了这些想法。以下是他们的发现：
- 对于通用程序（如 QAOA 和 VQE）： Plutarch 将运行时间缩短了 71%。
- 现实世界的影响： 一个原本需要当前系统花费 41 小时 进行训练的任务（例如优化复杂的路径），使用 Plutarch 仅需 14 小时 即可完成。
- 对于纠错技术（未来技术）： 即使是用于修复量子误差的复杂任务，Plutarch 也减少了 32% 的时间。
- 准确性： 通过减少离子的移动并缩短行程，乘客（离子）更加稳定，相比旧方法，错误率降低了 19%。
总结
该论文认为，仅仅通过扩大量子计算机的规模（增加更多区域）是不够的；这反而可能让它变慢。Plutarch 通过以下方式解决了这个问题：
- 对任务进行分组，以填满每个车站。
- 跳过完整环线，当乘客距离很近时。
- 在轨道上增加捷径，让小型作业不必行驶全程。
这就像升级了一个公交系统，不仅是通过增加站点，更是通过教会司机如何走捷径以及一次性运送更多人，从而让整个城市运行得更快。
技术摘要：Plutarch：面向环形跑道型捕获离子处理器的可扩展操作并行化研究
问题陈述
环形跑道型捕获离子架构（以 H2 处理器为代表）是 1D 和 2D 网格架构之间的一种折中方案，允许离子以“卷轴式”（Rolodex）方式循环，以执行逻辑门操作和重排序。虽然近期的演示已在认证随机性方面展示了量子优势，但该架构对于通用变分算法（如 QAOA、VQE）的效率仍面临挑战。
识别出的核心问题是一个反直觉的权衡：单纯增加逻辑门操作区域的数量以增强并行性，反而可能降低运行性能。随着区域数量的增加，为了保持必要的间距（以防止声子模式频率聚集），物理轨道长度也会随之延伸。这种延伸增加了离子循环（穿梭）完成一圈所需的时间。因此，通过执行更多并行门所节省的时间，往往会被更长的轨道带来的循环开销所抵消，甚至被其超过。现有的“卷轴式”调度要求所有离子在每一层逻辑门时都必须绕整个轨道循环，这在硬件扩展时无法实现高效扩展。
方法论
作者提出了 Plutarch（基于环形跑道架构的优先原子传输调度算法），这是一种结合了软件调度优化和硬件感知编译策略的整体方法。该方法由三个主要策略组成：
1. 高效的幺正分解与转换
论文指出，标准的逻辑门分解策略（例如超导或中性原子架构中使用的阶梯或喷泉链）由于区域利用率低，并不适用于环形跑道架构。
- 并行链结构： 对于诸如 Z-相位算子（Z-phase gadget）之类的变分子程序，作者提出了一种并行链结构，其中 2-qubit 逻辑门被排列以最大化所有可用逻辑门区域内的同时操作数。
- 交替控制-目标： 为了最小化离子重排序开销，相邻 CX 门的控制-目标方向是交替进行的。这使得离子链能够在中心自然地重新组合，而无需额外的旋转。
- 原生门利用： 该分解利用了环形跑道的原生 RZZ 相互作用门，将复杂的逻辑门链转化为单步原生操作，从而减少了电路深度和逻辑门数量。
2. 优先原地块调度
Plutarch 引入了一种偏离严格逐层“卷轴式”执行的调度算法。
- 子块识别： 该算法识别出由一个 2-qubit 逻辑门及其相邻的 1-qubit 门（前驱和后继）组成的“原地可执行块”。
- 局部执行： 调度器不再是在每一层逻辑门后都让离子循环，而是优先在本地执行这些子块。只有在需要对齐下一组 2-qubit 逻辑门的量子比特时，才会进行离子循环。
- 1D 执行模式： 当逻辑门区域的数量足以处理最大数量的并行子块时，系统可以以 1D 方式执行（类似于 H1 架构），而无需进行全轨道循环，从而显著减少穿梭开销。
3. 硬件捷径
论文探讨了通过在环形跑道电极中引入“捷径”（替代性的、更短的路径）来进行硬件修改。
- 针对小规模程序的扩展性： 捷径允许小规模程序利用较短的循环路径，从而防止在主轨道因大型程序而扩展时出现运行性能下降。
- 容错重索引： 对于容错应用（如逻辑量子比特制备），捷径使得在编码后能够进行自然的离子重索引，而不依赖于专门的重排序区域，从而促进立即进行逻辑操作。
核心贡献
- Plutarch 调度器： 一种新型调度算法，通过优先执行逻辑门子块来最小化离子循环，从而在增加逻辑门区域数量时实现可扩展的性能。
- 优化的分解： 一种特定的 Z-相位算子幺正分解策略，通过利用并行链和原生 RZZ 门，实现了极高的逻辑门区域利用率（高达 ~94%）并最小化了离子重排序开销。
- 捷径分析： 对硬件捷径的评估表明，它们可以降低穿梭成本并提高运行时扩展性，特别是在大规模纠错码的应用中。
- 全面评估： 针对近期的变分算法（QAOA、VQE）和容错工作负载（Steane 码、Magic State Distillation、Reed-Muller 码）进行了详细的运行时间和保真度分析。
实验结果
作者使用模仿 Quantinuum H2-1 处理器的自定义运行时模拟器对 Plutarch 进行了评估。
近期变分工作负载（32 Qubits）：
- 与基准的“卷轴式”调度相比，Plutpad 在 VQE 工作负载中减少了 71% 的执行时间，在 QAOA 工作负载中减少了 66%。
- 对于 H2-1 上的真实 QAOA 训练场景，估计的端到端训练时间从 41.38 小时（卷轴式）降至 14.07 小时（Plutarch）。
- 保真度分析显示，由于减少了传输和退相干误差，Plutarch 比卷轴式调度实现了 19.73% 更低的非保真度，比类 H1（TILT）执行实现了 19.83% 更低的非保真度，这主要归功于减少了传输和退相干误差。
容错工作负载：
- 对于使用 Steane 码进行 8 个逻辑量子比特制备（56 个物理量子比特）的任务，Plutarch 比卷轴式调度减少了 32% 的运行时间。
- 在此阶段，“逻辑门流水线化”（隐藏初始化/测量延迟）是运行时间减少的主要贡献因素，而非幺正分解。
- 对于 Magic State Distillation，Plutarch 比没有捷径的轨道减少了 41% 的运行时间。
可扩展性与捷径：
- 与单路径轨道相比，在 64 区轨道中添加捷径使 QAOA 的运行时间缩短了 53%，Magic State Distillation 缩短了 41%。
- 对于大规模 Reed-Muller 码编码，采用“减半”非均匀捷径布局相比均匀布局减少了 48.99% 的穿梭成本，相比无捷径轨道减少了 81.13%。它将穿梭成本的扩展性从相对于量子比特数量的二次方关系转变为线性关系。
意义与主张
论文声称，虽然增加逻辑门区域的数量对于可扩展性是必要的，但如果没有相应的软件和硬件优化，仅靠增加区域是不够的。作者断言：
- 可扩展性是可以实现的： 通过 Plutarch 的调度抑制不必要的离子循环，环形跑道架构可以在增加区域数量的同时，避免通常伴随长轨道出现的性能下降。
- 软硬件协同设计至关重要： 所提出的策略证明，优化逻辑门分解和调度与硬件扩展同样重要。
- QCCD 的未来路径： 引入捷径和非均匀布局为未来的大规模量子电荷耦合器件（QCCD）架构提供了一条可行路径，能够高效执行从中小规模变分算法到大规模容错纠错码的任务。
这项工作表明，当与 Plutarch 配套使用时，环形跑道架构可以支持高保真度的可扩展量子计算，填补了当前 NISQ 设备与未来容错系统之间的鸿沟。
每周获取最佳 quantum physics 论文。
受到斯坦福、剑桥和法国科学院研究人员的信赖。
请查收邮箱确认订阅。
出了点问题，再试一次？
无垃圾邮件，随时退订。