Sub-kelvin thermal conductivity of substrates and on-chip routing in quantum integrated systems

本研究实验表征了多种衬底材料及片上布线的亚开尔文热导率，揭示出高阻硅具有更优的热性能，且尽管布线增强了面内热导，衬底仍是主导热流路径，从而强调了材料选择与三维集成对于大规模量子系统有效热管理的关键重要性。

要点

想象一下，你正在试图建造一台超高速、超高灵敏度的计算机，它只有在比外太空更冷的环境中才能工作。这就是量子计算机。为了让它运转，你需要将数百万个微小的电子开关（量子比特）及其“大脑”（控制电子学）紧密地挤在单个芯片上。

但问题在于：即使处于极寒环境中，“大脑”也会发热。如果这些热量泄漏到敏感的开关上，计算机就会崩溃。本文中的科学家们提出了一个简单的问题：“在接近绝对零度的温度下，热量在我们用来制造这些芯片的材料中传播时会发生什么？”

以下是他们的发现，辅以一些日常类比进行解释。

1. 高速公路与土路（衬底材料）

“衬底”是芯片所坐落的基底材料，就像房子的地基。研究团队测试了四种不同的地基：

• 高阻硅：这就像一条超级高速公路。在这些极寒温度下，热量（以称为“声子”的微小振动形式传播）能非常轻松地穿过这种材料。它在散热方面表现最佳。
• 低阻硅：这就像一条满是坑洼的土路。因为这种硅为了电气原因添加了额外的“杂质”（掺杂剂），这些杂质就像减速带。它们会撞击热振动，极大地减缓其速度。在散热能力上，它比高阻硅版本差约 100 倍。
• 蓝宝石与硼硅酸盐玻璃：这些就像狭窄且颠簸的小径。它们能传导热量，但不如硅高速公路那样高效。有趣的是，蓝宝石小径出奇地颠簸（由于微小的内部晶体缺陷），这使得它传导热量的能力比人们根据这种坚硬材料所预期的要差。

核心结论：如果你想快速将热量移走，请使用“高速公路”（高阻硅）。如果你想将热量困在某个位置以保护邻近部件，请使用“土路”（低阻硅）。

2. 金属导线（片上布线）

研究团队还观察了连接芯片不同部分的导线（布线）。他们使用了超导导线（铌），这些导线就像魔法管道，能在无电阻的情况下传输电流。

他们想看看这些导线是否会充当“热量捷径”，从电子设备中窃取热量并倾倒在量子比特上。

• 结果：导线确实帮助移动了一些热量（在他们特定的测试设置中，比单独使用硅多移动了约 4 倍）。
• 关键点：在一块真实的厚芯片中，基底材料（衬底）比细导线大得多，因此衬底仍然承担了 99% 的工作。导线就像一条小支流；衬底才是主河道。

3. “微瓦级”问题

最重要的发现是关于引发麻烦所需的热量之少。
科学家们发现，在这些超低温下，只需要极微量的功率（以纳瓦——十亿分之一瓦为单位测量）就足以将芯片温度升高到足以扰乱量子计算的程度。

• 类比：想象试图在一个房间里保持一块冰块冻结。如果你点燃一根火柴（来自电子设备的热量），冰块会瞬间融化。
• 现实：目前的电子芯片产生的热量，与这些量子芯片所能承受的相比，就像篝火一样。尽管电子设备仅相距几毫米，但它们产生的热量足以破坏量子态。

主要结论

你不能仅仅将“大脑”和“敏感开关”贴在同一个平坦的硅片上并寄希望于最好的结果。热量会传播得太容易（或太不可预测），从而毁掉实验。

该论文建议，解决方案是3D 堆叠（就像摩天大楼而不是平房）。你需要使用特殊的“热绝缘”层将发热的电子设备与冰冷的开关隔开，或者将它们放置在不同的层级上，以防止来自“大脑”的热量意外“煮熟”开关。

简而言之：在接近绝对零度时，热量的行为方式截然不同。我们选择的材料对于热量而言，要么像超级高速公路，要么像颠簸的土路；我们需要极其小心地安置热源，否则整个系统将过热并失效。

技术摘要

技术摘要：量子集成系统中基底与片上布线的亚开尔文热导率

问题陈述
向容错量子计算机的过渡需要扩展至数百万个物理量子比特，这要求将量子比特与经典低温控制电子（低温 CMOS）等异构组件进行紧密集成。当前的架构，无论是片上系统（SOC）还是三维系统级封装（SIP），都面临着一个关键的热管理瓶颈。低温 CMOS 耗散的热量（通常每个量子比特为几微瓦）引入了导致量子比特寿命退化的退相干源。虽然块体材料在室温下的热传输已有详尽记录，但在亚开尔文温区缺乏系统的实验数据。此外，这些温度下的热传输由声子传播主导，且对晶体纯度、样品尺寸和表面性质极其敏感，使得室温数值无法可靠地用于外推。理解基本构建单元（特别是基底和片上布线）的热特性，是设计具有优化热管理的大规模量子处理器的先决条件。

方法论
作者分两个阶段进行了实验热学研究：

1. 基底表征：

   • 材料： 测试了四种常用于半导体和量子技术的基底材料：高阻硅（浮区法）、低阻硅（直拉法，硼掺杂）、硼硅酸盐玻璃和蓝宝石。
   • 装置： 样品安装在稀释制冷机内的铜板上。加热器和 RuO2 温度计附着在悬空样品的“热”端，而“冷”端则热锚定在混合室。
   • 测量协议： 在 50 mK 和 300 mK 的基温（$T_0$）下，以步进方式施加加热功率（$Q$，从纳瓦到微瓦）。测量由此产生的温升（$T_h$），利用稳态热传导定义确定有效热导率（$\kappa$）。
   • 验证： 通过在冷侧放置第二个温度计进行对照实验，验证基底/铜界面未充当热瓶颈，确保测得的电阻主要由基底本身主导。
   • 分析： 采用有限元非平衡格林函数（FENEGF）方法提取声子平均自由程（MFP），以评估弹道电导并识别主导的散射机制。

2. 片上布线评估：

   • 测试载体： 在低阻硅基底上制造了一个平面器件，包含超导铌（Nb）布线线和金（Au）焊盘。
   • 改进： 为了隔离布线的热贡献，将布线下方的硅基底背面蚀刻至 50 µm 的剩余厚度，形成“薄膜”，以最大限度地减少块体硅的并联热路径。
   • 测量： 在 $T_0 = 50$ mK 和 300 mK 下测量布线线两个部分之间的热导，并将结果与仅硅基底的预期热导进行比较。

关键结果

• 基底热导率（在 300 mK 时）：

  • 高阻硅： 表现出最高的热导率，为 $5 \cdot 10^{-2}$ W/m·K，遵循 $T^{2.4}$ 依赖关系。MFP 分析表明，传输受卡塞米尔（Casimir）型边界散射限制（MFP $\approx$ 4000 µm）。
  • 低阻硅： 热导率降低了两个数量级，至 $8 \cdot 10^{-4}$ W/m·K，遵循 $T^{2.2}$ 依赖关系。MFP 的减小（$\approx$ 30 µm）和 $T^{-3/2}$ 标度归因于硼掺杂和氧杂质引起的声子 - 空穴散射。
  • 蓝宝石： 测得值为 $2 \cdot 10^{-3}$ W/m·K（$T^3$ 依赖关系）。尽管具有晶体典型的 $T^3$ 标度，但其绝对数值显著低于块体值，且 MFP（$\approx$ 50 µm）远低于卡塞米尔极限，表明结构无序（晶界）限制了传输。
  • 硼硅酸盐： 测得值为 $2 \cdot 10^{-3}$ W/m·K，遵循 $T^2$ 依赖关系，这是非晶固体的特征，其中传输由隧穿二能级系统描述，而非边界散射。

• 片上布线的影响：

  • 与单独的低阻硅基底相比，引入 Nb 布线线使测试载体的面内热导增加了四倍。
  • 然而，研究指出，这种增强仅在基底厚度被人为减小至 50 µm 时才可测量。在标准的 SOC 架构中，基底保持其完整厚度（数百微米），基底仍然是主导的热路径，布线的贡献可忽略不计。

• 热约束：

  • 在低至 1–10 nW 的施加功率下建立了可测量的温度梯度。
  • 作者估计，对于厘米级芯片，在 300 mK 下，在显著扰动量子比特温度之前可容忍的功耗在几十纳瓦量级。这远低于当前低温 CMOS 的微瓦级耗散。

意义与主张
该论文声称为低温量子系统中的基底选择提供了定量指导。结果强调，没有单一基底能完美满足所有要求；例如，低阻硅为量子比特提供更好的热隔离，而高阻硅则有助于耗散型控制芯片的热量移除。

至关重要的是，这项工作强调，在量子比特与控制电子共享同一基底的平面 SOC 架构中，热串扰极为严重。作者得出结论，当前低温 CMOS 的功耗水平使得在同一基底上进行共集成在热学上不可行，除非采取显著的缓解措施。因此，该论文主张通过三维集成和系统级封装（SIP）方法实现功能分区。这些架构允许将控制电路放置在靠近量子比特的位置，同时利用热解耦策略（如三维互连或热阻基底）来管理热流，而不是仅仅依赖平面热隔离。