Identification and mitigation of memory block timing issue in ITk ABCStar during ASIC production

本文详细阐述了 ABCStar ASIC 中一个威胁生产良率的时序缺陷的识别过程，以及通过提高核心工作电压和调整时钟占空比的组合措施成功缓解该问题，从而避免了昂贵的工艺变更或重新设计，并保障了 ATLAS ITk 探测器模块的持续生产。

要点

以下是用简单语言和日常类比对这篇论文的解读。

那颗“星”芯片结巴的故事

想象一下，CERN 的 ATLAS 实验就像一台超高速相机，试图拍摄以接近光速碰撞的粒子。为此，它需要数百万个微小的、超级智能的传感器，称为ABCStar 芯片。这些芯片是相机的“眼睛”，负责从硅条读取数据并将其发送到中央计算机。

在相机建成之前，工程师必须制造这些芯片。他们原本预计约**90%的芯片能完美工作。然而，在测试期间，他们发现了一个可怕的问题：在某些批次的芯片中，只有2%**能正常工作，其余的都失败了。

谜团：一个“经硅验证”的幽灵

工程师们感到困惑。这些失败的芯片并非以某种怪异的方式损坏；它们几乎通过了所有测试。它们能够读取模拟信号、处理电源并执行复杂的数学运算。它们唯一失败的是一个特定的数字测试，该测试检查它们是否能正确存储和检索数据。

数据存储在SRAM 块中（可以将其想象为芯片的短期记忆笔记本）。这些特定的存储块此前已在许多其他成功的芯片中使用过。在行业内，这被称为"经硅验证"。这就像使用一种已在数百万辆汽车上应用且从未发生过爆胎的轮胎设计。每个人都假设这些轮胎是完美的。

工程师们怀疑是存储器本身出了问题，但他们错了。存储器是完好的。问题出在告诉存储器何时写入、何时读取的交通控制器（即“胶水逻辑”）上。

根本原因：时序不匹配

这里有一个类比：想象一场接力赛，一名选手（数据）必须在哨声吹响的精确时刻将接力棒交给队友（存储器）。

• 计划：哨声吹响，选手冲刺，队友接住接力棒。
• 现实：在某些芯片中，选手比工程师预想的要稍慢一些。因为“经硅验证”的存储器模型是基于旧工具构建的，它们没有考虑到在这个特定工厂批次中，选手可能会稍微迟缓。
• 结果：队友试图接棒时太早了，选手还没到。接力棒被掉落了。用芯片术语来说，这就是位翻转或时序错误。数据被破坏了。

这种情况主要发生在硅片的边缘（就像披萨的边缘），那里的制造工艺略有不均匀，使得“选手”变得更加迟缓。

调查：寻找解决方案

团队必须找到一种方法来解决这个问题，既不能扔掉价值数百万美元的芯片，也不能从头重新设计整个系统（那将需要数年时间）。他们测试了两个主要思路：

1. “速度提升”（增加电压）

如果选手跑得慢，就给他们打一针“咖啡因”。

• 解决方案：他们将芯片数字大脑的供电电压从1.20 伏特提高到 1.25 伏特。
• 效果：更高的电压使晶体管（即“选手”）移动得更快。突然间，选手的速度足以按时接住接力棒。
• 结果：此前失败的芯片（良率仅为 2%）突然有 80% 能够正常工作。

2. “更长的停顿”（时钟占空比）

如果选手仍然有点慢，就告诉队友在尝试接棒前多等一会儿。

• 解决方案：芯片依靠来回跳动的时钟信号运行。工程师们发现，时钟跳动的“高”部分（逻辑激活时）太短了。他们在电路板上物理交换了两根导线，使“高”部分持续更长时间。
• 效果：这为逻辑电路提供了更多时间来稳定并做好准备，然后存储器才尝试抓取数据。
• 结果：这增加了一层额外的安全保障，确保即使芯片稍微老化或变冷，也不会失败。

“如果”场景：改变工厂

团队还与工厂（代工厂）讨论了改变制造工艺以使晶体管自然更快的可能性。

• 问题：他们已经用“慢速”工艺制造了 300 片晶圆。你无法把烤好的蛋糕变回生面团。如果现在改变工艺，他们就必须报废所有现有的晶圆并重新开始，这将耗费巨资并延误项目。
• 决定：他们在新的实验晶圆上测试了“快速”晶体管。虽然它们能工作，但引起了其他副作用（例如改变了模拟传感器的灵敏度）。
• 裁决：由于“速度提升”（电压）和“更长的停顿”（导线交换）在现有芯片上完美奏效，他们决定不改变工厂工艺。仅仅调整芯片的使用方式更便宜、更快且更安全。

最终结果

团队证明，只需稍微调高电压并交换两根导线，就能挽救整个项目。

• 良率：他们从灾难（2% 正常工作）转变为成功（超过 80% 正常工作）。
• 功耗：额外的电压仅消耗了极少量的额外功率（约增加 3%），探测器的冷却系统可以轻松应对。
• 辐射：他们在重辐射环境下（就像在粒子对撞机中会面临的那样）测试了芯片，发现修复方案仍然有效。

重要教训

论文最后对所有工程师提出了一个至关重要的教训：不要假设“已验证”就是完美的。

仅仅因为某个组件（如存储块）过去曾正常工作，并不意味着它在每个新设计中都能完美运行，尤其是当它与新的制造变化相结合时。团队认识到，即使是“经硅验证”的模块，也需要用新项目的特定工具和条件进行重新检查。如果他们更早这样做，或许就能更早发现问题。

多亏了这项侦探工作，ATLAS ITk 探测器现在正使用这些芯片进行组装，预计它们将在整个实验期间可靠运行。

技术摘要

技术摘要：ITk ABCStar 中存储块时序问题的识别与缓解

问题识别
在高亮度大型强子对撞机（HL-LHC）升级的 ATLAS 内层探测器（ITk）混合信号前端读出芯片 ABCStar ASIC 的预生产测试期间，发现了一个关键的良率问题。尽管该 ASIC 设计采用了具有长期可靠运行历史的“硅验证”静态随机存取存储器（SRAM）模块，但特定生产批次表现出晶圆良率从预期的>90% 骤降至低至 2%。故障集中在数字测试向量（具体为测试 A02、P03 和 P99），并表现为输出数据中的间歇性位翻转。关键在于，输出数据包格式保持正确，表明错误源于存储在 SRAM 缓冲区（L0 和事件缓冲区）中的数据负载，而非输出电路。故障对运行条件高度敏感，特别是在标称核心电压 1.20 V 下以及位于晶圆边缘的管芯上更为频繁，这表明存在依赖于工艺变化的时序余量问题。

方法与根本原因确定
一个临时的多学科团队采用“shmoo 图”分析，在多维运行参数（特别是数字核心电压和时钟占空比）上绘制测试结果。

• 电压敏感性： 测试表明，将数字核心电压从 1.20 V 提高到 1.25 V 显著改善了良率，表明该问题与晶体管速度有关，而非基本逻辑错误。
• 占空比敏感性： 增加时钟占空比（延长时钟高电平时间）也减少了故障，为逻辑状态在 40 MHz 时钟下降沿触发读/写操作之前，通过连接 SRAM 的“胶水逻辑”传播提供了更多时间。
• 根本原因： 调查确定，“硅验证”SRAM 模块的时序模型不准确。这些模型是使用遗留设计工具手动生成的，未能完全反映 130 nm 混合信号 CMOS 代工厂特定工艺变化下的模块性能。因此，综合后的控制逻辑满足了提供的（但不准确的）时序约束，导致物理 ASIC 中的时序处于临界状态。

缓解方案调查
并行推进了两种主要的缓解策略：

1. 在位运行参数变更： 修改已制造 ASIC 的运行条件。
2. 制造工艺变更： 与代工厂合作，改变未来晶圆的晶体管特性。

电压与占空比分析：
对“不良批次”晶圆的广泛测试表明，将数字核心电压提高到 1.25 V，即使在性能最差的晶圆上也能将良率恢复至 80% 以上。热电研究证实，该电压升高仅会导致总功耗增加约 2.8%，完全在 ITk 探测器基础设施的冷却和供电能力范围内。此外，辐射测试（高达 100 Mrad）和温度循环（低至 -40°C）证实，1.25 V 设置提供了足够的余量以满足探测器的运行寿命，因为较低温度和辐射效应被发现要么提高了晶体管速度，要么仅需微小的电压调整。

关于时钟，HCCStar 控制器提供的占空比略低于 50%（约 49%）。由于较高的占空比提高了可靠性，团队建议在 HCCStar 和 ABCStar 之间物理交换可扩展低压信号（SLVS）差分时钟对的正负信号。这种简单的硬件修改保证了>50%（具体为 51%）的占空比，在不重新设计时钟发生器的情况下提供了额外的时序余量。

工艺变更分析：
代工厂提出了实验性工艺变更，包括将晶体管栅极尺寸减小 2 nm 或 4 nm，并使用专有的“更快晶体管”技术。虽然这些变更改善了数字性能，但它们引入了模拟电路行为的显著变化（例如带隙参考电压、增益），这将需要对整个芯片进行重新表征。此外，这些变更无法应用于已制造的 300 片晶圆，这将导致必须报废这些晶圆。

关键结果

• 良率恢复： 通过实施电压和占空比缓解措施，性能最差晶圆的良率从约 2% 恢复至>80%。
• 最终生产指标： 采用新的运行参数（1.25 V 核心电压和交换的时钟信号），最终 A 类良率达到 85.88%，A+B 类良率达到 89.94%，与项目原始预期一致。
• 验证： 全面测试证实，修改后的运行条件确保了 ITk 探测器整个寿命周期内预期温度范围（-16°C 至 -28°C）和辐射剂量下的可靠运行。
• 决策： 团队决定对所有现有和未来晶圆采用在位运行参数变更，避免了昂贵的 ASIC 重新设计或报废已制造晶圆的需要。

意义与经验教训
本文记录了对一个微妙时序问题的成功解决，该问题曾威胁到 HL-LHC 升级关键组件的生产。其主要意义在于证明，当重用“硅验证”设计模块而未针对特定工艺角情况进行重新仿真时，可能会引入仅在特定工艺变化下才显现的临界时序。

作者强调了对未来 ASIC 开发的两个关键教训：

1. 重用模块的重新仿真： 即使对于具有长期历史的模块，依赖“硅验证”状态而不针对特定代工厂工艺模型进行重新仿真也伴随着风险。
2. 工艺变化测试： 为了在全生产前捕捉此类临界设计，作者建议向代工厂请求“条纹”晶圆（包含单个晶圆上具有极端工艺变化的管芯），或在降低电压下进行早期测试，以模拟工艺角并确定运行余量。

成功的缓解措施使得 ITk 条带模块的生产得以按进度进行，探测器集成将于 2025 年底开始，调试计划于 2028 年进行。