Co-optimization of spin coherence and valley splitting in Si/SiGe heterostructures

本研究利用密度泛函理论证明，具有 3–4 nm 量子阱、低 $^{73}$Ge 和 $^{29}$Si 浓度（50 ppm）以及锐利界面的 Si/SiGe ヘテロ结构可以同时实现超过 500 $\mu$eV 的谷分裂和超过 15 $\mu$s 的自旋去相位时间，从而为半导体量子器件协同优化这些关键参数。

要点

想象一下，你正试图利用单个电子作为信息位，来构建一台微小且超高速的计算机。在量子计算的世界里，这个电子就像一个旋转的陀螺。为了让这台计算机正常工作，这个旋转的陀螺需要长时间保持稳定（相干性），并且要能与周围其他类似的陀螺清晰地区分开来。

这篇论文探讨了阻碍这些“电子陀螺”在硅芯片中良好工作的两个主要问题：谷分裂（Valley Splitting）和自旋退相干（Spin Decoherence）。

以下是使用简单类比对研究内容的拆解：

1. 两个敌人：“谷”与“噪声”

谷问题（迷雾缭绕的地形）
想象电子是一个在山脉中行走的徒步者。在纯硅中，有六个完全相同的“谷”，徒步者可能会躲藏其中。这很糟糕，因为徒步者可能会不小心从一个谷滑落到另一个谷，从而丢失它携带的信息。

• 解决方法： 研究人员使用了一种“应变”硅层（就像拉伸橡胶片一样），将其中五个谷压平，只留下一个深邃且安全的谷。这个安全谷与其他谷之间的落差被称为谷分裂。
• 目标： 你希望这个高度差尽可能大，这样徒步者就永远不会滑落。论文发现，让硅“房间”（量子阱）变得更窄，会使这个高度差变得更大，从而让徒徒步者更安全。

噪声问题（嘈杂的人群）
现在，想象徒步者正试图安静地思考，但地面是由不断发出喋喋不声的岩石组成的。这些“岩石”是拥有自身微小磁自旋（就像微型磁铁）的原子核。

• 问题所在： 在天然硅中，大约有 5% 的原子是“爱说话”的（同位素 $^{29}\text{Si}$）。在周围的材料（SiGe）中，这种“爱说话”的原子更多（同位素 $^{73}\text{Ge}$）。当电子离这些“爱说话”的岩石太近时，它就会被分心，从而失去自旋稳定性（退相干）。
• 目标： 你希望徒步者远离这些“爱说话”的岩石，以便于专注。

2. 困境：“金发姑娘”陷阱（适中原则）

研究人员发现了一个棘手的权衡问题，就像试图找一把既太小又太大的椅子同时满足要求：

• 如果房间太宽： 谷分裂就会变小。徒步者可能会滑入错误的谷（不利于稳定性）。
• 如果房间太窄： 徒步者会被迫站在非常靠近墙壁的地方。墙壁是由含有大量“爱说话”的 $^{73}\text{Ge}$ 岩石的 SiGe 材料构成的。尽管谷部是安全的，但徒步者现在离噪声太近了，会立刻被分心（不利于相干性）。

论文的解决方案：
你不能仅仅把房间变窄；你也必须把墙壁清理干净。

3. 成功的配方

团队使用了强大的计算机模拟（密度泛函理论）来测试数百万种不同的原子排列方式。他们找到了一个“甜点位”配方：

1. 让房间变窄： 特别是，使用一个宽度约为 3 到 4 纳米 的硅层。这能最大化谷分裂（让徒步者留在正确的谷中）。
2. 净化墙壁： 由于狭窄的房间迫使电子接触墙壁，因此你必须移除墙壁中的“爱说话”原子。
   • 他们建议将墙壁中“爱说话”的锗（$^{73}\text{Ge}$）减少到几乎为零（50 ppm）。
   • 他们也建议将房间内的硅（$^{29}\text{Si}$）纯化到极低水平（50 ppm）。

结果：
如果你遵循这个配方，电子可以停留在其安全的谷中，拥有巨大的能量间隙（超过 500 微电子伏特），并能长时间保持稳定（超过 15 微秒）。

4. 平滑墙壁的重要性

最后，论文研究了墙壁的质量。

• 锐利界面： 想象一个硅的结束与锗的开始之间有着完美、干净切口的墙。这是理想的情况。
• 模糊界面： 在现实生活中，这种过渡通常是有些“模糊”或混合的（类似于梯度）。论文发现，模糊的墙壁很糟糕。它们会降低谷的安全性并增加噪声，使电子自旋更快地变得不稳定。

总结

为了建造更好的硅量子计算机，你需要建造一个非常窄的房间（3–4 纳米），但你也必须把墙壁清理干净，去除磁性杂质。如果你两者都做到，电子就能既免于滑落，又能安静地思考。如果你只做到其中之一，系统就会失败。

技术摘要

技术摘要：Si/SiGe异质结构中自旋相干性与谷分裂的协同优化

问题陈述
半导体自旋量子比特，特别是基于硅的量子比特，由于其尺寸小且与成熟制造技术兼容，为实现可扩展量子信息处理提供了广阔前景。然而，其性能目前受到两个主要材料挑战的限制：低能级谷态之间较小的能量分裂，以及由核自旋引起的超精细耦合导致的自旋退相干。在天然丰度的硅中，5%浓度的具有自旋的$^{29}$Si（$I=1/2$）原子核是导致去相位的主要来源。虽然$^{28}$Si的同位素富集提高了相干时间，但谷分裂（$E_v$）——即两个最低导带谷之间的能量间隔——仍然是一个关键瓶颈。较小的$E_v$值会为量子比特操作（如自旋穿梭和交换门）创造泄漏通道。

在优化这些参数时存在一个根本性的权衡。增加谷分裂的策略（例如减小硅量子阱（QW）的宽度 $t_{QW}$）会迫使更大比例的电子波函数渗透到周围的SiGe势垒层中。虽然这增强了谷分裂，但同时也增加了波函数与SiGe势垒中具有自旋的$^{73}$Ge（$I=9/2$）原子核的重叠，从而可能降低自旋相干时间（$T_2^*$）。先前的研究尚未能在现实的、存在无序性的异质结构中充分解决这两个相互竞争因素的同步优化问题。

方法论
作者采用大规模密度泛函理论（DFT）计算来模拟真实的Si/Si$_{0.7}$Ge$_{0.3}$异质结构。关键方法论特征包括：

• 结构建模： 研究利用特殊准随机结构（SQS）来准确模拟SiGe势垒中的合金无序，生成的随机配置包含多达5,800个原子。
• 系统变化： 作者对宽度（$t_{QW}$）在2.15 nm至9.1 nm范围内的Si量子阱进行了建模，这些量子阱被夹在弛豫的SiGe势垒之间。他们研究了理想的原子级陡峭界面以及包含有限宽度过渡层（建模为1.1 nm厚的Si$_{0.85}$Ge$_{0.15}$层）的结构，以考虑生长缺陷。
• 计算技术： 结构优化使用PBEsol交换相关泛函。谷分裂的计算具有极高的收敛精度（$\lesssim 1$ $\mu$eV），以解析微小的能量尺度。
• 超精细耦合： 为了计算接触超精细相互作用，作者使用投影缀加平面波（PAW）方法来重建全电子自旋密度，这是必要的，因为标准的伪势方法无法获取核位置处的波函数密度。
• 缩放： 计算出的去相位时间从模拟单元面积（$\sim 7.6$ nm$^2$）缩放到与实验条件匹配的700 nm$^2$有效量子点面积。

关键结果

1. 谷分裂与阱宽的关系： 计算证实了一个普遍趋势，即减小QW宽度会增加谷分裂（$E_v$）。对于理想的陡峭界面，当 $t_{QW} < 4$ nm时，$E_v$可以超过1 meV。然而，对于较宽的阱（$t_{QW} \ge 8$ nm），$E_v$会降至0.1–0.25 meV。研究强调了由于合金无序和界面陡峭度导致的显著的$E_v$波动，在结构弛豫过程中，其数值变化超过1 meV。
2. 波函数渗透： 当 $t_{QW}$ 低于 $\sim 5$ nm时，位于SiGe势垒中的电子波函数百分比（$p_B$）迅速增加。这种增加的渗透显著增强了与$^{73}$Ge原子核的超精细耦合。
3. 同位素协同优化： 研究绘制了非均匀自旋去相位时间（$T_2^*$）随$^{29}$Si和$^{73}$Ge浓度变化的图谱。
   • 在较宽的阱或高$^{29}$Si浓度（$>1000$ ppm）下，去相位由QW内的原子核主导。
   • 在窄阱（$t_{QW} \approx 3.2$ nm）且高$^{28}$Si富集（50 ppm $^{29}$Si）的情况下，来自SiGe势垒中$^{73}$Ge的贡献变得显著。
   • 为了在窄阱中实现 $T_2^* > 15$ $\mu$s，作者发现对$^{73}$Ge进行同位素亏缺是必不可少的。例如，将3.22 nm阱中的$^{73}$Ge从天然丰度（7.7%）降低到0.1%，可以使 $T_2^*$ 增加三倍。
4. 界面陡峭度的影响： 引入过渡层（模拟非陡峭界面）导致谷分裂相比理想陡峭界面降低了近50%。此外，加宽的界面会导致随着阱宽减小，$T_2^*$ 下降得更快，因为软化的限制势增加了波函数与势垒自旋的重叠。

意义与主张
本文声称为Si/SiGe异质结构中谷分裂与自旋相干性的协同优化提供了定量指南。作者得出结论：

• 具有3–4 nm宽量子阱且$^{73}$Ge和$^{29}$Si同位素浓度均为50 ppm的Si/SiGe异质结构，可以支持平均谷分裂 $E_v > 500$ $\mu$eV 和自旋去相位时间 $T_2^* > 15$ $\mu$s（假设有效面积为700 nm$^2$）。
• 若要获得具有大谷分裂的容错自旋量子比特，需要采取双重手段：通过减窄量子阱来最大化 $E_v$，同时通过追求高水平的$^{28}$Si富集和$^{73}$Ge亏缺，来减轻由此增加的超精细耦合。
• 提高生长工艺以获得更陡峭的Si/SiGe界面至关重要，因为界面加宽会对谷分裂和相干时间产生不利影响。

这项工作通过对包含窄阱模型和过渡层的现实无序结构的规模化第一性原理计算，将其与以往仅依赖简化模型或理想界面的研究区分开来。