OpenRTLSet: A Fully Open-Source Dataset for Large Language Model-based Verilog Module Design
OpenRTLSet 是一个完全开源的数据集，包含超过 131,000 个多样化的 Verilog 模块及其配对的 AI 生成自然语言描述，旨在提升大语言模型在硬件设计方面的能力，并证明开源方法可以在 Verilog 代码生成方面取得卓越的性能。
原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。 阅读完整免责声明
想象一下，你正在试图教一名聪明但缺乏经验的学徒如何构建复杂的数字电路。在电子世界中，这些电路是用一种被称为 Verilog 的特殊语言来描述的。长期以来，担任这一任务的最佳“老师”（大语言模型或 LLM）一直很挣扎，因为他们缺乏足够的优秀教科书来学习。现有的绝大多数书籍要么被锁在私人图书馆里（专有工业数据），要么要么太短且充满错误。
这篇论文介绍了 OPENRTLSET，它本质上是全球最大的、完全免费的 Verilog 教科书库，专门设计用于训练这些 AI 学徒。
以下是他们如何构建这个库以及他们的发现，我们使用简单的类比来进行说明：
1. 收集原材料（数据集）
研究人员不仅仅是复制粘贴代码；他们从三个不同的来源构建了一个庞大的集合，就像从三个不同的花园里采集食材一样：
- Verilog 花园：他们在 GitHub（代码的“开源”互联网）上找到了超过 10 万个现有的 Verilog 设计。
- VHDL 花园：他们找到了大约 5,000 个用另一种称为 VHDL 的语言编写的设计，并将它们翻译成了 Verilog，就像把一份法语食谱翻译成英语，以便所有人都能阅读。
- C++ 花园：他们找到了大约 24,000 个用 C/C++（一种高级编程语言）编写的设计，并使用一种特殊的工具将它们转换成了 Verilog。可以把这想象成将一份高层建筑蓝图自动生成为详细的、一砖一瓦的建造指令。
黄金法则：这个库中的每一段代码都是“开源”的。这意味着任何人——学生、研究人员或公司——都可以免费使用它，而无需担心法律限制或隐藏费用。
2. 编写教师笔记（标注）
原始代码就像一堆砖块；如果没有描述，很难理解这个建筑究竟是用来做什么的。为了解决这个问题，团队使用了一个超级聪明的 AI (DeepSeek-R1) 为每一个模块编写了自然语言描述。
- “上下文”技巧：有时，为了帮助 AI 更好地理解代码，他们还在生成的 Verilog 旁边同时生成了一个“C++ 版本”。这就像是给学生既提供蓝图，又提供建筑的 3D 模型，以帮助他们更好地理解结构。
- 结果：他们创建了“代码 + 描述”的配对，将一堆砖块变成了“这是它的功能，以及如何建造它”的课程集。
3. 训练营（微调）
研究人员利用这个全新的库来训练几个不同的 AI 模型（如 Qwen 和 Granite）。他们测试了这些模型，看它们能否从头开始生成新的、正确的 Verilog 代码。
他们的发现是：
- 数据越多越好：当他们用包含 131,000 个模块的完整库来训练 AI 时，AI 的表现明显优于仅使用 11,000 个模块的小规模切片进行训练的情况。这就像是读完一本书的一个章节与读完整部百科全书之间的区别。
- 质量至关重要：在 OPENRTLSET 上训练的 AI 比在旧的、较小的数据集上训练的 AI 表现得更好。事实上，新的 AI 模型生成正确电路的频率比之前的尝试高出约 14%。
- 小模型也能获胜：他们发现，即使是一个较小的 AI 模型（80 亿参数），在经过这种高质量数据训练后，也能超越许多未经过此类特定硬件数据训练的著名大型模型。
4. 底线
论文声称 OPENRTLSET 移除了教导 AI 如何设计硬件的最大障碍：缺乏免费、高质量的数据。通过提供一个庞大的、干净的且法律安全的数据集，他们证明了在这一特定领域，开源方法实际上可以击败专有方法。
简而言之，他们构建了 AI 学习硬件设计的终极“训练手册”，证明了只要给 AI 提供正确的开源工具，它就能成为一名大师级建筑师。
您所在领域的论文太多了？
获取与您研究关键词匹配的最新论文每日摘要——附技术摘要，使用您的语言。