LUCI on IBM Hardware: Error Suppression with Almost Half Syndrome Density

技术摘要：IBM 硬件上的 LUCI

问题陈述
可扩展的容错量子计算需要能够在其长时间执行期间保持状态的逻辑比特。虽然表面码（surface code）由于其高阈值，是目前最实用的受局部约束处理器的量子纠错（QEC）协议，但传统的实现依赖于静态的校验子提取电路。这些僵化的电路施加了严格的连通性约束，并且容易受到硬件缺陷（例如非功能性比特或耦合器）的影响。最近的理论框架，如 LUCI（逻辑幺正电路实现），提出了可以通过改变测量调度来绕过缺陷组件的动态子程序。然而，这种灵活性是以降低时间距离为代价的，需要多轮操作才能提取出完整的校验子。至关重要的是，这些动态方法尚未在物理硬件上得到实验验证，也未能在缺乏物理缺陷的情况下，针对标准静态码进行性能基准测试，特别是关于“校验子密度”（即每周期测量的校验子比特数与总可能比特数的比率）的权衡。

方法论
作者在 IBM ibm_miami 超导量子处理器上，将 LUCI 框架与标准的旋转表面码进行了实验基准测试。该研究利用了“无重置”（reset-free）场景，即省略了物理比特重置操作，以避免空闲时间和退相干（leakage）问题，转而依赖于通过经典后处理来定义检测器。

关键方法步骤包括：

• 动态调度： LUCI 框架通过中周期状态（mid-cycle states）实现，其中电路在两个不同的轮次（一个基准轮次和一个变体轮次）之间交替，以提取完整的校验子。这与标准表面码不同，后者在单轮中提取完整的校验子。
• 非对称缩放： 为了针对特定的逻辑错误，研究人员对 QEC 补丁进行了非对称缩放。他们测试了距离为 3 ($d=3$) 的补丁，并将其扩展为长方形补丁，其维度分别为 $(d_x=5, d_z=3)$ 以抑制逻辑 X 错误，或 $(d_x=3, d_z=5)$ 以抑制逻辑 Z 错误。
• 校验子密度分析： 研究量化了“校验子密度” ($\rho$)。虽然标准表面码保持为 1 的密度，但 LUCI 框架由于需要两轮进行完整提取，其密度约为 $d=3$ 补丁时的 0.6，以及增长后的补丁为 0.588。
• 硬件约束： 实验是在处理器的无缺陷区域进行的。然而，标准表面码在 X 基底下的映射由于僵化的连通性要求，被迫使用了一个高噪声耦合器（错误率 $\sim15\%$），而灵活的 LUCI 调度则允许避开这一特定噪声组件。
• 解码： 逻辑错误率使用相关的最小权重完美匹配（MWPM）解码器（PyMatching）进行解码，该解码器根据门和测量的校准数据进行了加权。

关键结果
作者比较了标准表面码与 LUCI 框架之间的错误抑制率 ($\Lambda_{5/3} = \epsilon^r_{d=3} / \epsilon^r_{d=5}$)：

• 逻辑 X 错误： LUCI 框架展示了更优越的错误抑制能力，其比例为 1.75(10)，而标准表面码为 1.58(13)。这种改进归功于 LUCI 能够避开标准码被迫使用的那个高噪声耦合器。
• 逻辑 Z 错误： 标准表面码在 Z 错误方面的抑制效果更高 (2.44(7))，而 LUCI 为 1.93(12)。
• 整体性能： 尽管 LUCI 框架在时间上的校验子密度几乎减半（需要两轮才能提取完整校验子），但它仍然能与标准旋转表面码相媲美。
• 噪声不均匀性： 结果强调，即使在无缺陷区域，标准的校验子提取电路也不一定是最优的，特别是在硬件噪声不均匀的情况下。LUCI 的动态调度成功绕过了特定的噪声组件，在保持逻辑边界的同时，针对特定错误获得了更好的整体逻辑错误率。

意义与主张
本文声称弥合了理论动态码与实际硬件实现之间的差距。其主要贡献包括：

1. 实验验证： 它提供了 LUCI 框架在物理量子硬件上的首次实验演示，验证了其在没有物理缺陷情况下的可行性。
2. 在降低的时间距离下的性能表现： 它挑战了对静态容错架构的传统依赖，证明了即使在运行时间校验子密度减半的情况下，动态码也能优于标准方法。
3. 硬件兼容性： 该工作证明了动态码可以主动避开不均匀硬件环境中的高噪声组件，为最大化当前一代处理器的性能提供了一种可行的替代方案。
4. 无重置实现： 它成功实现了 LUCI 框架内的无重置检测器定义，证明了无需依赖物理重置操作即可实现高性能 QEC。

作者总结道，这些发现为混合型、硬件兼容型的代码设计铺平了道路，表明动态校验子提取是实现逻辑比特在硬件噪声不均匀环境下保存的一种实用方法。