🔬 applied physics

Investigating reservoir computing for branch predictionin pipelined processors using emerging CMOS memristor devices

本文提出了一种用于 RISC-V 流水线处理器分支预测的新型基于忆阻器的储备池计算框架，通过仿真展示了极高的预测准确率，但同时也揭示了其适应速度比最先进的 TAGE 预测器慢了 15 倍。

原作者： Harvey Samuel George Johnson, Sendy Phang

发布于 2026-07-30

📖 1 分钟阅读☕ 轻松阅读

原作者： Harvey Samuel George Johnson, Sendy Phang

原始论文采用 CC BY 4.0 许可（http://creativecommons.org/licenses/by/4.0/）。 ✨ 这是对下方论文的AI生成解释。它不是由作者撰写或认可的。如需技术准确性，请参阅原始论文。阅读完整免责声明

想象一下计算机的大脑——中央处理器（CPU），就像是一个大型工厂中超高速的组装流水线。工人们（指令）在流水线上移动，一个接一个地被制造并完成。但有时，一名工人需要做出选择：“如果盒子是红色的，就向左走；如果盒子是蓝色的，就向右走。”这被称为“分支”（branch）。在传统的工厂里，流水线必须停止并等待选择做出后才能继续前进。这会造成交通拥堵，或者说“流水线气泡”（pipeline bubble），导致所有人都在原地闲置。为了保持工厂的闪电般运行速度，工程师们使用了一种“分支预测器”（Branch Predictor）——一个聪明的猜谜者，它通过观察过去的模式并在做出选择之前大喊：“向左走！”。如果猜对了，流水线就会持续流动。如果猜错了，工厂就必须清空整个流水线并重新开始，这会浪费宝贵的时间和能量。

几十年来，这些猜谜者变得越来越聪明，但它们也变得越来越庞大、复杂且耗电，就像试图用一整个图书馆的书籍来解开一个谜题。与此同时，科学家们一直在研究一种奇特的新材料，叫做“忆阻器”（memristor）。你可以把忆阻器想象成一个微小的、智能的电阻器，它能记住有多少电流流经了它。它就像一块海绵，其质地会根据你挤压水的多少而发生变化，而且这种质地会一直保持改变，直到你朝另一个方向挤压。通过将成千上万个这样的“智能海绵”连接在一起，研究人员可以构建一个“储备池计算”（Reservoir Computer）。储备池并不遵循严格的规则，而是像一个混乱、翻腾的水池。当你丢入一颗小石子（输入）时，涟漪会以复杂的方式扩散开来。你不需要教这个水池如何产生涟漪，你只需要学会如何通过阅读这些涟漪来判断发生了什么。这篇论文提出了一个宏大的问题：我们能否利用一池这样的电子海绵，为我们的计算机工厂制造一个超快且节能的猜谜者？

实验：一池电子海绵

在这个项目中，作者哈维（Harvey）决定构建一个这个“忆阻器水池”的虚拟版本，以观察它是否能够预测计算机流水线中的红或蓝的选择。他并没有用真实的物理海绵来构建，而是使用了计算机模拟来模拟这些器件的行为。他创建了一个数字框架，其中“海绵”（忆阻器）被排列在一个网络中，并向它们输入代表计算机历史选择的数据。

该系统分为三个阶段。首先，输入数据（分支的历史）被转化为电压并投入到储备池中。第二，储备池——一个由忆阻器组成的杂乱、互连的网络——让这些电压在其中产生涟漪。由于忆阻器具有非线性和记忆特性，这些涟漪创造了一种复杂的高维模式，捕捉到了分支历史的“形状”。第三，一个简单的数字大脑（感知器，perceptron）观察最终的涟漪模式并做出猜测：“跳转”（Taken，即向左走）或“不跳转”（Not Taken，即向右走）。如果猜错了，系统会立即调整感知器的权重以从错误中学习，这个过程被称为“原位训练”（in-situ training）。

模拟结果发现

这些模拟结果呈现出一种既令人兴奋的潜力与冷静现实交织的状态。从积极的一面来看，忆阻器储备池确实发挥了作用。它成功学会了预测标准计算机基准测试（Dhrystone）中的分支模式。在最佳配置下，该系统达到了约 96.50% 的准确率。这比 70% 的基准要求有了巨大的提升，证明了使用“跳动的水池”式的忆阻器进行预测在物理上是可行的，并且可以运行在高达 1 GHz（即每秒 10 亿次预测）的高速以及约 2.8V 的合理电压下。

然而，论文也明确排除了这种新系统已经准备好取代当前分支预测冠军的观点。当哈维将他的忆阻器系统与最先进的“TAGE”预测器（现代 CPU 中使用的一种高度复杂的传统方法）进行比较时，忆阻器系统在其中一个关键领域表现落后：学习速度。虽然 TAGE 预测器只需 10 次迭代就能学会分支模式并达到 100% 的准确率，但忆阻器系统则需要大约 166 次迭代才能接近其峰值性能。这意味着忆阻器系统在适应新模式方面的速度大约慢了 15 倍。

论文指出，瓶颈不在于“跳动的水池”本身，而在于读取涟漪的“数字大脑”（感知器）。模拟中使用的简单、低精度的数字大脑在学习速度方面表现挣扎。作者指出，虽然该系统稳定且鲁棒，但它需要更好的学习机制才能赶上现有技术。

结论

那么，忆阻器分支预测器是未来吗？论文表明，它是一个非常有前景的方向，但还不是一个成熟的产品。模拟显示，忆阻器确实可以作为处理时间序列数据的快速、低能耗储备池，并且该系统可以运行在与现代处理器兼容的速度上。然而，目前的方案在学习新模式方面过于缓慢，无法在今天的真实计算机中使用。作者总结道，通过更好的器件工程设计和更先进的读出层学习算法，这种“电子海绵”方法有朝一日可能成为我们现在使用的庞大、复杂预测器的可行且节能的替代方案。目前，它仍然是一个迷人的概念验证，表明我们或许可以通过用简单的、混沌的物理学来取代复杂的逻辑，从而解决计算领域的一些难题。

技术摘要：研究用于流水线处理器分支预测的储层计算（基于新兴 CMOS 忆阻器器件）

1. 问题陈述

现代流水线中央处理器（CPU）在遇到条件分支指令时会遭受控制冲突的影响。这些冲突会导致流水线停顿和“气泡”，从而显著降低性能，尤其是在能够同时执行多条指令的深层流水线中。虽然动态分支预测（BP）通过投机性获取指令来缓解这一问题，但像 TAGE 这样最先进的预测器依赖于大型且复杂的的数据结构（如相关表）和哈希逻辑。这些结构会产生显著的芯片面积成本、高延迟以及复杂的流水线需求，这可能会抵消性能提升带来的收益。

与此同时，由于数据中心的发展和半导体制造成本的上升，对能效型计算的需求正在不断增长。储层计算（Reservoir Computing, RC）是一种利用物理系统的非线性动力学将输入映射到高维空间的框架，它提供了一个潜在的替代方案。RC 仅需要一个简单的线性输出层（读取层）进行训练，利用“黑盒”性质的储层来进行复杂的时序处理。本项目研究是否可以设计一种基于忆阻器的 RC 架构，用以实现高速、低延迟的分支预测，从而为传统的数字预测器提供一种面积高效且能效高的替代方案。

2. 研究方法

本项目遵循迭代式敏捷开发方法，使用工业标准语言开发了一个仿真框架：使用 SystemVerilog (SV) 处理数字逻辑，使用 Verilog-AMS (VAMS) 处理模拟行为。项目采用了 Siemens Symphony AMS 混合信号仿真器，并通过 Python 脚本进行自动化测试和数据可视化。

开发过程围绕五个交付物展开：

忆阻器行为模型： 开发了一种改进的 VTEAM 模型来模拟 SiOx ReRAM 器件。该模型整合了随机开关噪声（散粒噪声和约翰逊-奈奎斯特噪声）、温度依赖性和几何变化（氧化层厚度），以重现文献中发现的物理器件行为。
储层架构与设计： 设计了一种新型储层拓扑结构，其形式为由相互连接的忆阻器组成的电位分配网络。与分区方法不同，该设计利用类似于密集交叉棒（crossbar）的结构，通过输入电压驱动网络的集体非线性动力学。储层使用自定义 C++ 工具 (resgen) 生成，以便进行基于种子和约束的各种拓扑结构（规模、密度、节点放置）的生成。
可训练输出层： 一个用 SystemVerilog 实现的数字感知器作为读取层。它根据量化后的储层状态进行二分类（跳转/不跳转）。至关重要的是，它支持通过感知器学习规则进行原位（in-situ）训练，以便在发生误预测时实时调整权重。
全系统集成： 将模拟储层（具有 1 位 DAC 输入和 4 位 Flash ADC 输出）与数字感知器集成到一个统一的 RC 分支预测单元（BPU）模块中。
工作负载基准测试： 使用 RISC-V RV64GC 功能模型上的 Dhrystone 基准测试对集成系统进行了测试。通过与标准 TAGE 预测器对比，评估了预测准确性、收敛速度（适应性）和延迟。

3. 主要贡献

新型用于分支预测的 RC 框架： 本文提出了首个专门针对分支预测工作负载、并在 CMOS 兼容仿真框架下开发的基于忆阻器的储层计算应用。
高速忆阻器建模： 创建了一个计算高效的基于 VTEAM 的行为模型，该模型考虑了器件噪声、温度和几何形状，并经过文献数据验证。
电位分配器储层拓扑： 本项目提出并验证了一种基于忆阻器电位分配器网络的储层架构，并假设这种互连结构相比于孤立的虚拟节点方法，能增强状态的丰富性和非线性。
设计空间探索： 建立了一个模块化框架，允许快速探索各种储层配置（忆阻器数量、密度、输入/输出放置）和运行条件（电压、频率）。
量化分析： 研究了低位量化（INT8 与 INT10）对感知器收敛能力和维持准确性的影响，确定了 INT10 是实现高速运行的有效折衷方案。

4. 结果

开发的 RC BPU 根据特定的项目目标和最先进的 TAGE 预测器进行了评估：

性能目标：
- 延迟： 系统实现了 2ns 的预测延迟（工作频率为 1GHz），达到了项目目标 ( $P_1$ )。
- 吞吐量： 系统展示了 每秒 10 亿次预测 的吞吐量 ( $P_2$ )。
- 电压： 在 2.8V 下实现了最佳运行，远低于 3.3V 的目标值 ( $P_2$ )，且与现有的片上电源平面兼容 ( $P_4$ )。
- 准确率： 最终配置实现了 96.17% 的中值整体预测准确率（最佳配置下为 96.50%），显著超过了 70% 的目标值 ( $P_3$ )。
与 TAGE 的对比：
- 虽然 RC BPU 实现了高准确率，但在适应性方面明显落后。TAGE 预测器在大约 10 次迭代内即可收敛至 100% 的准确率，而 RC BPU 则需要大约 166 次迭代（收敛速度慢了约 15 倍）。
- RC BPU 的准确率在 ~96.5% 处达到平台期，而 TAGE 则达到了 99.93%。
关键发现：
- 电压/频率权衡： 在运行频率与最佳储层电压之间观察到了线性关系。更高的频率需要更高的电压（例如 1GHz 时为 2.8V）以保持非线性和记忆衰减特性。
- 量化影响： INT10 权重量化被证明优于 INT8，通过减少权重更新的过冲，提供了更好的稳定性和更高的准确率（在高学习率下为 88.57% 对比 77.31%）。
- 储层动力学： 储层成功展示了记忆衰减和非线性动力学，但感知器读取层被确定为实现快速适应的瓶颈。

5. 意义与主张

论文声称，所开发的 RC BPU 成功证明了使用基于忆阻器的储层计算进行高速分支预测的可行性。其主要意义在于证明了此类系统可以在吉赫兹（GHz）频率下运行，且具有低延迟和高准确率，满足了现代流水线处理器的时序约束。

然而，作者对于该技术的竞争力持谨慎态度。他们明确指出，由于收敛速度较慢（适应性问题），目前的 RC BPU 尚不具备与 TAGE 等最先进预测器竞争的实力。论文总结道，虽然储层动力学是有效的，但感知器读取层需要进一步优化（例如采用连续激活函数或模拟实现），才能匹配传统预测器的适应能力。

该项目的更广泛贡献在于建立了一个设计框架以及一套目标器件特性（例如低阈值电压、特定的开关速度），这些特性可以为未来的器件工程提供参考。作者建议，虽然分支预测是一个具有挑战性的工作负载，但该框架可以迁移到其他时序处理任务（如边缘 AI、传感器数据处理）中，在这些任务中，对适应性的要求可能较低，从而可能为实现更具能效的计算架构提供路径。