技术摘要：逻辑量子电路的虚拟误差抵消

问题陈述

早期的容错量子处理器将运行在适度的码距（code distances）下，不可避免地保留了非零的残余逻辑误差率。虽然增加码距可以抑制这些误差，但会产生高昂的硬件开销。逻辑量子误差缓解提供了一种在不增加额外物理比特的情况下抑制这些残余误差的途径，但现有技术面临三个主要约束：

1. 噪声表征： 许多方法（例如概率误差抵消，PEC）需要详细的先验噪声断层扫描（tomography）。
2. 电路修改： 诸如主动式 PEC 等技术需要在执行期间插入拟概率操作或修改后的电路。
3. 采样开销： 缓解过程通常会产生巨大的采样成本。虽然基于伴随式（syndrome）的后选择法（postselection）避免了电路修改，但它通过丢弃数据引入了系统性偏差。相反，标准的伴随式感知 PEC 虽然是无偏的，但通常面临高采样开销（对于逻辑 PEC，$\eta \approx 4$；对于单解码器方法，$\eta \approx 2$），且需要噪声表征。

本文旨在解决在无需先验噪声表征、无需电路修改且不引入后选择法固有的系统性偏差的情况下，消除通用量子电路中逻辑偏差的挑战。

方法论：虚拟误差抵消 (VEC)

作者提出了虚拟误差抵消 (VEC)，这是一种完全在经典后处理中进行的逻辑误差缓解方法，仅利用标准容错执行过程中生成的伴随记录（syndrome records）。

核心原理

1. 后处理重加权： VEC 不采取丢弃样本（后选择）或修改电路（PEC）的做法，而是根据记录的伴随 $s_i$ 为每个样本分配一个经典滤波器权重 $w(s_i)$。估计量构建为加权平均值：$\langle O \rangle_{\text{VEC}} = N^{-1} \sum w(s_i) m_i$。
2. 无偏条件： 为了确保估计量是无偏的，权重必须满足两个由“伴随平均后的逻辑通道还原为单位算符”这一要求导出的条件：
   • 迹保持 (Trace Preservation)： $E_s[w(s)] = 1$。
   • 误差抵消 (Error Cancellation)： 对于所有逻辑误差通道 $\alpha$，满足 $E_s[w(s)p_\alpha(s)] = 0$，其中 $p_\alpha(s)$ 是条件误差概率。
   • 这必然要求对易出错的伴随赋予负权重，以在平均意义上抵消正向贡献。
3. 双解码器架构： 为了避免计算每个伴随的精确后验概率（这是一个 $\#P$-hard 问题），作者引入了一个使用两个解码器的粗粒度协议：
   • 实时解码器 ($D_{rt}$)： 一种快速、低延迟的解码器（例如最小权重完美匹配 MWPM），用于实验期间确定泡利框架（Pauli frame）和前馈。
   • 离线解码器 ($D_{off}$)： 一种高复杂度、高精度的解码器（例如最大似然解码或张量网络解码），在后处理阶段运行。
   • 扇区划分 (Sector Partitioning)： 根据 $D_{rt}$ 与 $D_{off}$ 的一致性或不一致性，将伴随划分为不同的扇区。共识扇区（$D_{rt} = D_{off}$）包含了误差受到抑制的大部分样本。差异扇区（$D_{rt} \neq D_{off}$）则识别出实时解码器可能出错的样本。
4. 噪声学习： VEC 不使用独立的校准电路，而是直接从存储的伴随历史记录中，通过对伴随保真度进行线性反演，学习底层的故障分布（检测器误差模型）。这使得能够完全从实验数据中生成缓解权重。

理论框架

本文建立，对于“无间隙”（gapless）机制（即竞争性的逻辑误差链具有相等的最小权重，这在联合表面码解码中很常见），最优采样开销与未缓解的逻辑误差率呈线性相关（$C^* - 1 = O(p_L)$）。这对应于在大距离极限下，开销因子 $\eta \to 1$，显著优于标准的逻辑 PEC ($\eta \approx 4$) 和单解码器伴随感知 PEC ($\eta \approx 2$)。

关键贡献

1. 虚拟误差抵消协议： 一个完整的逻辑误差缓解框架，仅在经典后处理中运行，无需电路修改或先验噪声表征。
2. 双解码器实现： 一种可扩展的方案，通过将实时解码器与离线参考解码器配对来定义粗粒度扇区。该方法保留了几乎所有的最优统计对比度，同时避免了逐个伴随进行贝叶斯推理的高计算成本。
3. 端到端噪声学习： 一种直接从伴随历史中学习物理和逻辑误差率的方法，消除了对单独校准实验的需求。
4. 理论界限：
   • 证明了最优伴随解析滤波器能最小化采样开销。
   • 论证了双解码器粗粒度协议如何接近这一理论最优值。
   • 推导了采样开销的缩放关系，表明其在有利的大距离极限下具有相对于伴随感知 PEC 的二次方优势，并降低至 $\eta \approx 1$。
5. 残余误差分析： 理论推导表明，由于有限样本导致的噪声表征失误所引起的残余偏差，受一致性误差抑制比率 $\alpha$ 的抑制，使得该方法比物理 PEC 或后选择法对校准误差更具鲁棒性。

结果

在代码容量去极化噪声下的距离为 7 的旋转表面码上进行了数值模拟：

• 误差抑制： 在可实现的实验设置下，全栈双解码器算法将残余逻辑误差率与解码后的逻辑误差率相比降低了超过 三个数量级。
• 与后选择法的比较： 与基于两个解码器一致性的后选择法相比，该方法实现了超过 两个数量级 的更好抑制效果。
• 采样开销： 额外的采样开销比例 $\eta = (C^* - 1)/p_L$ 在 $d=7$ 时趋近于 $\approx 1.3$，显著低于单解码器伴随感知 PEC 的 $\eta=2$ 上限以及标准逻辑 PEC 的 $\eta=4$。
• 噪声学习准确性： 在多种噪声实现下，学习到的物理和逻辑误差率表现出高保真度（中值相对误差 $< 0.35\%$），验证了仅从伴随数据中学习的可行性。

重要性与主张

本文声称建立了将伴随记录作为在量子执行后进行通用计算估计修正资源的地位。通过将缓解完全移至后处理，VEC 将误差纠正工作流与实时硬件延迟约束解耦。

作者将 VEC 定位为完全绕过逻辑误差缓解前两个约束（噪声学习和电路修改）的解决方案。他们认为，通过利用伴随记录中的丰富信息和双解码器的差异化能力，该方法在实现近乎最优的采样效率的同时，消除了后选择法的系统性偏差。结果表明，早期的容错算法可以在不依赖增加码距的陡峭硬件开销或主动误差抵消电路的实验复杂性的情况下，实现更高的保真度。

这项工作被呈现为迈向可扩展量子计算的基础性一步，为在近期内抑制残余逻辑误差提供了一条切实可行的路径。作者指出，尽管分析侧重于泡利噪声模型，但该框架可以推广到电路级噪声，并可以集成到现有的量子编译器中，以协同优化码距、解码器配对和采样预算。