⚡ electrical engineering

DHFP-PE: Dual-Precision Hybrid Floating Point Processing Element for AI Acceleration

تقدم هذه الورقة DHFP-PE، وهو محرك ضرب وتراكم (MAC) ذو دقة مزدوجة وعائم بمسار تدفق كامل (fully pipelined) تم تنفيذه بتقنية 28 نانومتر، والذي يستخدم تقنية مبتكرة لتقسيم البتات لدعم تنسيقات FP8 وFP4 بنسبة استغلال عتادي تبلغ 100%، محققاً تخفيضات كبيرة في المساحة واستهلاك الطاقة مقارنة بالتصاميم الرائدة.

المؤلفون الأصليون: Shubham Kumar, Vijay Pratap Sharma, Vaibhav Neema, Santosh Kumar Vishvakarma

نُشر 2026-04-07

📖 4 دقيقة قراءة☕ قراءة في استراحة قهوة

CC BY 4.0

المؤلفون الأصليون: Shubham Kumar, Vijay Pratap Sharma, Vaibhav Neema, Santosh Kumar Vishvakarma

البحث الأصلي مرخَّص بموجب CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ هذا شرح مولَّده بالذكاء الاصطناعي للبحث أدناه. لم يكتبه المؤلفون ولم يصادقوا عليه. وللتحقق من الدقة التقنية، يرجى الرجوع إلى البحث الأصلي. اقرأ إخلاء المسؤولية الكامل

تخيل أنك تدير مخبزاً ضخماً فائق السرعة. هدفك هو خبز ملايين الكعكات (البيانات) بأسرع ما يمكن، مع استخدام أقل قدر ممكن من الكهرباء ومساحة الأفران.

في عالم الذكاء الاصطناعي (AI)، "الكعكات" هي العمليات الحسابية، و"الأفران" هي شرائح الكمبيوتر. لفترة طويلة، بُنيت هذه الأفران لتخبز فقط كعكات ضخمة ومعقدة (أرقام عالية الدقة مثل FP32 أو FP16). ولكن مؤخراً، أدرك الذكاء الاصطناعي أنه بالنسبة للعديد من المهام — مثل التعرف على قطة في صورة أو ترجمة جملة — لست بحاجة إلى كعكة ضخمة. فكعكة صغيرة وبسيطة (أرقام منخفضة الدقة مثل FP8 أو FP4) ستفي بالغرض تماماً، بل وستكون أسرع في الخبز.

المشكلة؟ معظم الأفران الموجودة حالياً خرقاء. إذا أردت خبز كعكة صغيرة، فإنها لا تزال تحاول استخدام آلات الكعك الضخمة، مما يهدر الطاقة والمساحة. أو، قد تضطر لبناء فرنين منفصلين: واحد للكعكات الكبيرة وآخر للكعكات الصغيرة، وهو أمر مكلف وضخم.

إليك "DHFP-PE" (عنصر المعالجة الهجين ذو الدقة المزدوجة - Dual-Precision Hybrid Floating Point Processing Element).

فكر في هذا الاختراع الجديد كأنه فرن فائق الذكاء وقابل لتغيير الشكل، مصمم خصيصاً لمخبز الذكاء الاصطناعي الحديث. إليك كيف يعمل، باستخدام تشبيهات بسيطة:

1. المضرب السحري "متغير الشكل"

قلب هذه الشريحة هو أداة خاصة تسمى المضرب (multiplier). في الشرائح القديمة، كانت هذه الأداة تشبه قالب تقطيع كعك ثابت بمقاس 4×4 بوصة.

الطريقة القديمة: إذا كنت بحاجة لتقطيع كعكة صغيرة بمقاس 2×2 بوصة، فستظل تستخدم القالب الكبير 4×4، مما يترك نصف العجين غير مستغل (مساحة ضائعة). أو، قد تحتاج لشراء قالب ثانٍ أصغر مخصص للكعكات الصغيرة فقط، مما يضاعف تكلفتك.
الطريقة الجديدة (DHFP-PE): ابتكر المؤلفون قالب تقطيع معياري (modular cutter).
- عندما تحتاج لكعكة كبيرة 4×4 (تنسيق FP8)، تعمل الأداة كقالب واحد ضخم.
- عندما تحتاج لكعكات صغيرة 2×2 (تنسيق FP4)، تنقسم الأداة سحرياً إلى نصفين لتصبح اثنتين من قوالب التقطيع المستقلة التي تعمل في نفس الوقت.
- النتيجة: لا تترك أبداً أي مساحة فارغة في فرنك. سواء كنت تخبز كعكة واحدة كبيرة أو كعكتين صغيرتين، فإن الآلة تعمل بكامل طاقتها بنسبة 100%. وهذا ما يسمى الاستغلال الكامل للعتاد (100% hardware utilization).

2. خط التجميع (The Pipeline)

هذه الشريحة لا تقوم بشيء واحد فقط؛ بل هي خط تجميع مكون من 6 مراحل. تخيل حزاماً ناقلاً تمر عبره العجينة عبر ست محطات مختلفة:

المحطة 1 (المدخلات): تصل العجينة. تتحقق الآلة: "هل هذه كعكة كبيرة أم كعكة صغيرة؟" وتجهز المكونات وفقاً لذلك.
المحطة 2 (المقطع السحري): هنا يحدث تغيير الشكل. تقوم الأداة بتقطيع العجين باستخدام الطريقة المذكورة أعلاه.
المحطة 3 (المحاذاة): تقوم بمحاذاة قطع العجين حتى تتناسب مع بعضها البعض بشكل مثالي.
المحطة 4 (الخلط): تقوم بدمج القطع (إضافة بعضها إلى بعض).
المحطة 5 (التلميع): تقوم بتشذيب أي حواف فوضوية والتأكد من أن الكعكة النهائية تبدو مثالية (التطبيع/Normalization).
المحطة 6 (اللمسة النهائية): تطبق مرشح "ReLU". فكر في هذا كبوابة مراقبة جودة تطرد أي كعكات "سالبة" (بيانات سيئة) لا ينبغي أن توجد، مما يحافظ على نظافة واستقرار المخرجات.

النتائج: لماذا يعد هذا أمراً هاماً؟

اختبر الباحثون هذا الفرن الجديد في مصنع عالي التقنية (باستخدام تقنية 28 نانومتر) وقارنوه بأفضل الأفران المتاحة حالياً. كانت النتائج مذهلة:

الحجم: الفرن الجديد أصغر بنسبة 60% من المنافسين. إنه يشبه وضع مطبخ كامل داخل ميكروويف.
الطاقة: يستهلك كهرباء أقل بنسبة 86%. إذا كانت الأفران القديمة تركض في ماراثون، فإن هذا الفرن يهرول ببطء شديد بينما يقوم بنفس القدر من العمل.
السرعة: يعمل بسرعة 1.94 جيجاهرتز (ما يقرب من مليارين من الدورات في الثانية). إنه سريع للغاية.

الخلاصة

تقدم هذه الورقة البحثية تصميماً لشريحة تتميز بـ المرونة، والكفاءة، وصغر الحجم.

بدلاً من بناء آلة منفصلة لكل نوع من العمليات الحسابية، فإن هذه الشريحة هي بمثابة "سكين سويسري" (متعدد الاستخدامات). يمكنها التعامل مع الحسابات الكبيرة والمعقدة والحسابات الصغيرة والبسيطة باستخدام نفس العتاد تماماً، فقط عن طريق إعادة ترتيب تروسها الداخلية.

لماذا يجب أن تهتم؟
لأن هذه التكنولوجيا تجعل تشغيل الذكاء الاصطناعي أرخص وأسهل على الأجهزة الصغيرة. هذا يعني أن نظاراتك الذكية المستقبلية، أو الطائرات بدون طيار، أو الروبوتات المنزلية، يمكن أن تصبح أكثر ذكاءً وسرعة دون الحاجة إلى بطارية ضخمة أو شريحة كمبيوتر عملاقة. إنها تجلب قوة "الحواسيب الفائقة" لتصل إلى حجم طابع البريد.

إليك ملخص تقني مفصل لورقة البحث بعنوان "DHFP-PE: عنصر معالجة بنقطة عائمة هجين مزدوج الدقة لتسريع الذكاء الاصطناعي."

1. بيان المشكلة

أدى الاعتماد السريع للذكاء الاصطناعي (AI) والتعلم العميق (DL) إلى خلق طلب حرج على مسرعات الأجهزة الموفرة للطاقة القادرة على تنفيذ عمليات الضرب والجمع المتراكمة (MAC) الضخمة. وبينما تعد التنسيقات عالية الدقة (FP16، FP32) معيارية لعمليات التدريب، فإن تطبيقات الاستدلال والذكاء الاصطناعي الطرفي تعتمد بشكل متزايد على تنسيقات أقل دقة مثل FP8 (E4M3، E5M2) و FP4 (E2M1، E1M2) لتقليل عرض نطاق الذاكرة وتحسين كفاءة الحوسبة.

ومع ذلك، تواجه بنيات عناصر المعالجة (PE) الحالية تحديين رئيسيين:

عدم الكفاءة مع الدقة المنخفضة: معظم وحدات MAC الحالية مصممة للدقة المتوسطة إلى العالية ( $\ge$ 8 بت) ولا يمكنها استغلال خصائص البيانات دقيقة الحبيبات لـ FP8 و FP4 بكفاءة.
الفائض في الأجهزة: يتطلب دعم تنسيقات الدقة المتعددة (مثل التبديل بين FP8 و FP4) عادةً تكرار المنطق أو إعادة تكوين معقدة، مما يؤدي إلى زيادة المساحة، واستهلاك الطاقة، وتأخيرات المسار الحرج.

2. المنهجية

يقترح المؤلفون محرك معالجة MAC بنقطة عائمة مزدوج الدقة (DHFP-PE) كامل خط الأنابيب يدعم تنسيقات FP8 و FP4 ديناميكيًا دون تكرار منطق الأجهزة.

الابتكارات الجوهرية:

تقنية تقسيم البتات (Bit-Partitioning): الابتكار المركزي هو طريقة مبتكرة لتقسيم البتات تُطبق على مضاعف وحدة 4-بت.
- الوضع القياسي (FP8): يعمل مضاعف 4-بت كمضاعف قياسي $4 \times 4$ .
- وضع التقسيم (FP4): يتم تقسيم نفس مضاعف 4-بت إلى اثنين من مضاعفات $2 \times 2$ المتوازية.
- النتيجة: يحقق هذا استغلالاً بنسبة 100% للأجهزة بغض النظر عن وضع الدقة، مما يلغي المنطق الزائد ويضمن تشغيل المضاعف بالكامل دائمًا.
بنية قابلة لإعادة التشكيل: يدعم الـ PE أربعة تنسيقات محددة:
- FP8: E4M3 و E5M2.
- FP4: E2M1 و E1M2.
- يستخدم التصميم مسار بيانات موحد حيث يتم فك تشفير مدخلات 8-بت بناءً على الوضع المحدد. في وضع FP4 المزدوج، يُعامل مدخل 8-بت كقيمتين مستقلتين من نوع FP4.
خط أنابيب مكون من 6 مراحل: تم تنفيذ البنية كخط أنابيب مكون من 6 مراحل لزيادة الإنتاجية:
1. S0 (معالجة المدخلات): استخراج الإشارة، والأس، والمانتيسا (الكسر)؛ والتعامل مع الحشو الصفري وكشف القيم الخاصة (NaN, Inf).
2. S1 (المضاعف والمقارن): إجراء ضرب المانتيسا (إما $4 \times 4$ أو اثنان $2 \times 2$ ) ومقارنة الأس المكون من 3 مدخلات.
3. S2 (المتمم والمحاذاة): التعامل مع تصحيح الإشارة، واقتطاع النواتج الجزئية، ومحاذاة الأس.
4. S3 (شجرة مجمع CSA): استخدام مجمعات الحفظ (CSA) لضغط عدة حدود مانتيسا محاذية.
5. S4 (التطبيع/Normalization): استخدام متنبئ الصفر الرائد (LZA) لتطبيع النتيجة وضبط الأس.
6. S5 (معالجة المخرجات): تجميع نتيجة النقطة العائمة النهائية وتطبيق دالة تنشيط ReLU سهلة التنفيذ برمجياً.

3. المساهمات الرئيسية

مرونة الدقة المزدوجة: بنية PE واحدة تنتقل بسلاسة بين أوضاع FP8 و FP4، مما يدعم أعباء عمل الذكاء الاصطنا العالمي المختلط الدقة.
استغلال الأجهزة بنسبة 100%: تسمح استراتيجية تقسيم البت لمصفوفة مضاعف واحدة بخدمة احتياجات الدقة العالية وفائقة الانخفاض معًا، مما يلغي الحاجة إلى مصفوفات مضاعفة.
خط أنابيب مُحسَّن: خط أنابيب متوازن مكون من 6 مراحل مصمم خصيصًا لعمليات النقطة العائمة منخفضة زمن الوصول وعالية الإنتاجية في سياقات الحافة والذكاء الاصطناي.
دعم شامل: التعامل الصريح مع تنسيقات متوافقة مع معيار IEEE-754 (E4M3, E5M2, E2M1, E1M2) بما في ذلك التطبيع، ومعالجة انحياز الأس، وإدارة القيم الخاصة.

4. النتائج التجريبية

تم تنفيذ التصميم بتقنية 28 نانومتر وتقييمه مقابل التصميمات الحديثة.

كفاءة المساحة:
- حقق مساحة قدرها 0.00396 مم².
- يمثل انخفاضًا بنسبة 60.4% في البصمة السيليكونية مقارنة بأفضل التصميمات الموجودة (والتي كانت حوالي 0.010 مم²).
كفاءة الطاقة:
- استهلاك الطاقة هو 2.13 ميجاوات.
- يظهر توفيرًا في الطاقة بنسبة 86.6% مقارنة بالأعمال السابقة (التي تراوحت حتى ~15.86 ميجاوات).
الأداء:
- وصل تردد التشغيل إلى 1.94 جيجاهرتز (1938 ميجاهرتز)، بزيادة قدرها 31.8% عن الحد الأقصى السابق البالغ 1.47 جيجاهرتز.
- إنتاجية FP4 هي 7.75 جي فلوپس (GFLOPS)، و FP8 هي 3.88 جي فلوپس.
- تصل كفاءة الطاقة إلى 3632 جي فلوپس/واط لـ FP4.
تنفيذ FPGA:
- تم التنفيذ على Artix-7 FPGA.
- قلل من استخدام جداول البحث (LUT) بنسبة 98.7% واستخدام الفليب فلوب (FF) بنسبة 98.2% مقارنة بتصاميم TCAS-II و TVLSI السابقة.
- انخفض استهلاك الطاقة في FPGA من ~357 ميجاوات إلى 5.4 ميجاوات (انخفاض بنسبة 98.5%).

5. الأهمية

يعالج هذا العمل عقبة حرجة في نشر الذكاء الاصطناعي على الأجهزة الطرفية وفي مراكز البيانات: وهي المقايضة بين الدقة، والمساحة، والطاقة. من خلال تقديم مضاعف هجين مقسم البتات، يتيح DHFP-PE ما يلي:

القابلية للتوسع: الانتقال السلس بين التدريب (دقة أعلى) والاستدلال (دقة أقل) دون إعادة تصميم الأجهزة.
خفض التكلفة: التخفيض الهائل في مساحة الشريحة واستهلاك الطاقة يجعل من الممكن نشر مسرعات ذكاء اصطناعي عالية الكثافة في البيئات المقيدة بالطاقة (مثل الأجهزة المحمولة، وإنترنت الأشياء).
الاستعداد للمستقبل: مع اعتماد نماذج الذكاء الاصطناعي بشكل متزايد لـ FP4 و FP8 لإدارة حجم النموذج وزمن الوصول، توفر هذه البنية أساسًا عتاديًا مُحسَّنًا خصيصًا لهذه المعايير الناشئة، متفوقة على المسرعات العامة ذات النقطة الثابتة أو النقطة العائمة عالية الدقة من حيث الكفاءة.

في الختام، يمثل DHFP-PE تقدمًا كبيرًا في تسريع الأجهزة للذكاء الاصطناعي، حيث يقدم حلاً عالي الكفاءة وقابلاً لإعادة التشكيل يعظم استغلال الموارد مع تقليل الهدر في الطاقة والمساحة.