Hardware-Aware Deployment of Joint SAR Compression and Despeckling on FPGA
تجسّر هذه الورقة الفجوة بين خوارزميات ضغط وإزالة التنميش لصور الرادار ذي الفتحة الاصطناعية (SAR) المتقدمة والمتعلمة وبين قيود المهمات الفضائية من خلال النشر والتقييم الناجح لإطار عمل مشترك على مصفوفة بوابات منطقية قابلة للبرمجة ميدانياً (FPGA)، مما كشف أن استبدال تنشيطات "الشبكة العصبية المعتمدة على التدرج" (GDN) بوظيفة "الوحدة الخطية التصحيحية" (ReLU) وتبسيط طوبولوجيا النموذج يحسن بشكل كبير من الجودة وكفاءة الطاقة لأغراض مراقبة الأرض من الفضاء.
المؤلفون الأصليون:Cédric Léonard, Francescopaolo Sica, Martin Schulz
تخيل أنك تحاول إرسال صورة ضخمة وعالية الدقة لكوكب الأرض من قمر صناعي يحلق حول الفضاء. المشكلة هي أن القمر الصناعي يتحرك بسرعة كبيرة، والبيانات ضخمة جداً لدرجة أن اتصال "الإنترنت" العائد إلى الأرض (وصلة الهبوط) لا يمكنه مواكبة ذلك. الأمر يشبه محاولة صب مسبح من الماء عبر قشة شرب؛ معظم البيانات ستعلق في الفضاء فحسب. ولحل هذه المشكلة، يحتاج المهندسون إلى تقليص حجم البيانات قبل إرسالها، وهي عملية تسمى "الضغط". ولكن هناك عقبة: القمر الصناعي عبارة عن روبوت صغير وهش، يمتلك طاقة بطارية محدودة للغاية ولا توجد مساحة فيه لحاسوب خارق ضخم، لذا لا يمكنه تشغيل البرمجيات الثقيلة التي تقوم عادةً بأفضل عمليات التقليص.
هنا يأتي دور خدعة ذكية تسمى "ضغط الصور المعتمد على التعلم" (Learned Image Compression). فبدلاً من استخدام قواعد قديمة وجامدة لتقليص الملفات، يقوم العلماء بتدريب "دماغ رقمي" (شبكة عصبية) لتعلم كيفية ضغط الصور بكفاءة، تماماً كما يتعلم الإنسان تلخيص قصة طويلة في فقرة قصيرة. ومع ذلك، فإن الصور التي تلتقطها هذه الأقمار الصناعية ليست مثل الصور العادية؛ فهي تُلتط باستخدام الرادار، الذي يرسل موجات ميكروية ترتد عن الأرض. هذا يخلق ضوضاء حبيبية تشبه السكون، تسمى "التنقيط" (speckle)، والتي تبدو مثل رذاذ الملح والفلفل المنثور فوق الصورة. إذا حاولت ضغط صورة مليئة بالضجيج، فإن الكمبيوتر سيهدر قدرات دماغه في محاولة حفظ الضجيج بدلاً من حفظ الصورة الفعلية. الهدف من هذا البحث هو تعليم دماغ رقمي القيام بشيئين في آن واحد: تنظيف الضجيء الحبيبي (إزالة التنقيط) وتقليص حجم الملف، كل ذلك أثناء العمل على شريحة صغيرة منخفضة الطاقة.
قرر الباحثون في هذه الورقة البحثية، بقيادة "سيدريك ليونارد" وفريقه، اختبار ما إذا كان هذا "الدماغ الرقمي الشامل" يمكنه العمل بالفعل على قطعة حقيقية من أجهزة الفضاء. وقد اختاروا نوعاً معيناً من شرائح الكمبيوتر يسمى "FPGA" (مصفوفة البوابات المنطقية القابلة للبرمجة ميدانياً)، وهي تشبه لوحة "ليغو" للإلكترونيات يمكن إعادة تشكيلها للقيء بمهام محددة. لقد أخذوا نموذج ذكاء اصطناعي معقداً مصمماً لتنظيف وضغط صور الرادار وحاولوا إجبار هذا النموذج على التناسب مع هذه الشريحة. كانت الشريحة تفرض قواعد صارطة: لم يكن بإمكانها التعامل مع أنواع معينة من العمليات الرياضية، وكانت تفهم فقط الأعداد الصحيحة (وليس الكسور العشرية)، وكان لزاماً عليها أن تكون موفرة للطاقة بشكل هائل.
اكتشف الفريق شيئاً مفاجئاً أثناء محاولة جعل النموذج يتناسب مع الشريحة. التصميم الأصلي استخدم أداة رياضية متطورة تسمى "GDN" لمساعدة الذكاء الاصطناعي على فهم الصورة، لكن الشريحة لم تكن تدعمها. لذا، قاموا باستبدالها بأداة أبسط بكثير تسمى "ReLU". توقعوا أن يؤدي ذلك إلى جعل جودة الصورة أسوأ، ولكن بدلاً من ذلك، جعل هذا الأمر الصور الرادارية المضغوطة تبدو أفضل. اتضح أن القواعد المستخدمة لضغط الصور العادية (مثل صور السيلفي) لا تنطبق دائماً على صور الرادار؛ فما يصلح لمنظر طبيعي مشمس قد لا يصلح لمسح راداري حبيبي.
كما اختبروا نسخاً مختلفة من الدماغ الاصطناعي. بعض النسخ كانت تحتوي على "كتل متبقية" (residual blocks) إضافية، وهي تشبه إضافة طبقات تفكير أكثر إلى الدماغ. وجد الفريق أن هذه الطبقات الإضافية تجعل الكمبيوتر يعمل بجهد أكبر بعشر مرات، لكنها لا تعطي سوى تحسن طفيف يكاد لا يُلاحظ في جودة الصورة. كان الأمر أشبه بإضافة محرك توربو إلى دراجة هوائية؛ فقد استهلكت وقوداً أكثر بكثير لكنها لم تجعلك تسير أسرع بكثير. وبناءً على ذلك، اقترحوا أنه بالنسبة للمهمات الفضائية، فإن النسخة الأبسط والأخف من النموذج هي الخيار الأفضل.
أخيراً، قاموا بقياس كمية الطاقة التي استهلكتها الشريحة مقارنة بمعالج كمبيوتر قياسي (CPU) ومعالج رسومات (GPU). كانت شريحة الـ FPGA هي الفائز الواضح، حيث استهلكت طاقة أقل بمقدار 11 إلى 17 مرة من المعالج (CPU) وبمقدار 2 إلى 6 مرات أقل من معالج الرسومات (GPU). وهذا أمر بالغ الأهمية للأقمار الصناعية، التي لديها ميزانيات طاقة صارمة للغاية. وبينما لم تكن الشريحة الأسرع في معالجة الصور، إلا أنها كانت الأكثر كفاءة بفارق كبير، مما يثبت أنه من الممكن تشغيل أدوات تنظيف وضغط الصور المتقدمة هذه مباشرة على قمر صناعي دون الحاجة إلى مصدر طاقة ضخم. وتخلص الورقة البحثية إلى أنه على الرغم من أنه لا يزال هناك عمل يجب القيام به لجعل هذا النظام مثالياً وجاهزاً للإطلاق، إلا أنهم نجحوا في بناء نموذج أولي عامل يظهر أن مستقبل معالجة الصور في الفضاء ليس ممكناً فحسب، بل هو فعال أيضاً.
ملخص تقني: النشر المدرك للأجهزة لعمليات ضغط وإزالة التبقيع المشتركة لبيانات الرادار ذو الفتحة الاصطناعية (SAR) على مصفوفات البوابات المنطقية القابلة للبرمجة (FPGA)
بيان المشكلة تواجه مهام الرادار ذو الفتحة الاصطناعية (SAR) من الجيل التالي عقبة حرجة: معدلات توليد البيانات تفوق بكثير قدرات الإنزال (downlink)، مما يستلزم تقليلاً فعالاً للبيانات على متن المركبة. وبينما يوفر ضغط الصور المتعلم (LIC) أداءً فائقاً في معدل التشوه (rate-distortion) مقارنة بالترميز التقليدي المصمم يدوياً (مثل التكميم التكيفي للكتل - BAQ)، فإن تطبيق نماذج التعلم العميق هذه على صور الـ SAR يمثل تحدياً بسبب ضوضاء التبقيع (speckle noise) الضربيه. علاوة على ذلك، فإن نشر بنيات الضغط العصبية المعقدة على الأنظمة الفضائية يعوقه قيود صارمة تتعلق بالطاقة، والحوسبة، والتشغيل. تفتقر الحلول الحالية غالباً إلى القدرة على تحمل الإشعاع وكفاءة الطاقة المطلوبة للفضاء، كما تظل التعديلات الخاصة بالأجهزة الموجهة لمصفوفات البوابات المنطقية القابلة للبرمجة (FPGA) غير مستكشفة بشكل كافٍ لمهام إزالة التبقيع والضغط المشتركة.
المنهجية يستقصي المؤلفون مدى قابلية نشر إطار عمل مشترك لإزالة التبقيع وضغط البيانات (DDC) لصور الـ SAR على منصة مدمجة تعتمد على FPGA من نوع ZCU102 (AMD Zynq UltraScale+ MPSoC). تستخدم الدراسة مسرع الغطاء (overlay) الخاص بـ AMD Vitis AI، والذي يفرض قيوداً عتادية محددة: الحسابات بنظام الأعداد الصحيحة 8-بت (int8) ومجموعة مقيدة من العمليات المدعومة.
لسد الفجوة بين النماذج النظرية والواقع العتادي، يجري المؤلفون دراسة استئصالية (ablation study) منهجية عبر أربعة توبولوجيات للنماذج:
FP (الأساس المتحلل - Factorized Prior): مشفر تلقائي أساسي بدون طبقات (hyperpriors) أو كتل متبقية (residual blocks).
ResFP: نموذج FP مع كتل متبقية.
SH (الأساس الفائق للمقياس - Scale Hyperprior): يتضمن فرع أساس فائق لنمذجة التبعيات الكامنة.
ResSH: بنية DDC الأصلية (SH مع كتل متبقية وتطبيع تقسيم عام - GDN).
تتضمن المنهجية "إعادة تصميم مدركة للأجهزة" حيث يتم تعديل بنية ResSH الأصلية لتتوافق مع قيود الـ FPGA:
دوال التنشيط: تم استبدال طبقات GDN بطبقات ReLU، نظراً لأن GDN غير مدعومة في وحدة معالجة التعلم العميق (DPU) الخاصة بـ Vitis AI.
الطبقات التلافيفية: تم إعادة تشكيل نوى الالتفاف المنقول (Transposed convolution kernels) من (5×5,2,1) إلى (4×4,1,0) لإزالة الحشو غير الصفرى للمخرجات غير المدعوم.
خط أنابيب التنفيذ: يتم تقسيم مخطط الاستدلال؛ حيث تعمل التحويلات العصبية (المشفر/المفكك) على وحدة DPU، بينما يعمل ترميز/فك ترميز الإنتروبيا على وحدة معالجة ARM المدمجة.
التكميم (Quantization): تم تكميم النماذج من float32 إلى int8 باستخدام التكميم بعد التدريب (PTQ).
تقارن الدراسة النماذج عبر منصات CPU وGPU وFPGA، مع تحليل أداء معدل-التشوه (RD)، والتعقيد الحسابي، وزمن الاستجابة (latency)، وكفاءة الطاقة.
المساهمات الرئيسية
أول نشر على FPGA: يقدم هذا العمل أول نشر لإطار عمل مشترك لإزالة التبقيع وضغط الصور المتعلم لبيانات الـ SAR على منصة مدمجة تعتمد على FPGA.
إعادة التصميم المدركة للأجهزة: يوضح المؤلفون أن التعديلات المدفوعة بالقيود العتادية (استبدال GDN بـ ReLU، وتعديل حشو النوى) لا تؤدي إلى تدهور الأداء؛ بل ومن المثير للدهشة أنها تحسن مقايضة معدل-التشوه.
تحليل المقايضة البنيوية: تكشف الدراسة المنهجية أن الكتل المتبقية تقدم فوائد تمثيلية ضئيلة (تحسن بنحو 0.75 ديسيبل) مقابل زيادة في التكلفة الحسابية بمقدار عشرة أضعاف، مما يشير إلى عدم كفاءتها لهذه المهمة المحددة.
توصيف عبر المنصات: تحدد الدراسة أنه بينما توفر وحدات GPU أدنى زمن استجابة، فإن وحدات FPGA أكثر كفاءة في استهلاك الطاقة بشكل ملحوظ (أقل بـ 11-17 ضعفاً في الطاقة لكل رقعة عن CPU، و2-6 أضعاف عن GPU).
رؤى التكميم: تحلل الورقة تأثير التكميم int8، مشيرة إلى أنه رغم تغييره الطفيف للمقاييس الهيكلية (EPD)، إلا أنه يمكن أن يؤدي إلى أخطاء أقل في مستوى البكسل (MSE/PSNR) في المتوسط بسبب عمليات إعادة البناء الأكثر نعومة وتلاشياً التي تتوافق بشكل أفضل مع المراجع منزوعة التبقيع في المناطق المظلمة، رغم أن هذا التأثير يضر بالمناطق ذات التشتت العالي.
النتائج
الأداء: أدى استبدال GDN بـ ReLU إلى تحسين مقايضة RD بمقدار 1.67±0.10 ديسيبل عند معدلات البت العالية. تم تحديد بنية FP خفيفة الوزن (بدون كتل متبقية أو أسس فائقة) كخيار أمثل للنشر على متن المركبات، حيث توفر أداءً مقارباً للنماذج الأثقل مع بصمة ذاكرة وزمن استجابة أقل بكثير.
الكفاءة: استهلكت منصة FPGA طاقة نشطة تتراوح بين 9.8 و12.7 واط، وهي ضمن ميزانية 20-95 واط النموذجية لحمولات الأقمار الصناعية الصغيرة (SmallSat). من حيث كفاءة الطاقة، تفوقت FPGA على خطوط الأساس CPU وGPU بفارق كبير.
زمن الاستجونة (Latency): بينما حققت وحدة GPU أدنى زمن استجابة، أظهرت موازاة معالجة القنوات الحقيقية والتخيلية (ga(Re2)∥ga(Im2)) في FPGA استخداماً فعالاً لنوى DPU، مما قلل زمن الاستجابة بنسبة تصل إلى 48.7% مقارنة بالتنفيذ المتسلسل.
تأثيرات التكميم: أظهرت نماذج int8 المنشورة على FPGA عموماً قيم PSNR أعلى من خطوط أساس float32 في GPU عند معدلات البت العالية في متوسط مجموعة الاختبار. ومع ذلك، توضح الورقة أن هذا ناتج عن تأثير التنعيم الناجم عن التكميم والذي يقلل من أخطاء البكسل في المناطق المظلمة؛ وعلى العكس من ذلك، في المشاهد ذات التشتت العالي (مثل بلاطة Hamburg)، سجل نموذج FP int8 قيم PSNR أقل من نظيره float32، بينما أظهر نموذج ResSH الأكثر متانة مكسباً طفيفاً.
الأهمية والادعاءات تنص الورقة صراحة على أنها لا تهدف إلى إرساء خوارزمية ضغط جديدة رائدة (SOTA). بدلاً من ذلك، تكمن أهميتها في تقديم سير عمل تشغيلي فعال عند الحافة (edge deployment workflow) ونقطة انطلاق قائمة على الأدلة لضغط بيانات الـ SAR على متن المركبات. يجادل المؤلفون بأن نتائجهم تتحدى مبادئ التصميم الموضوعة لضغط الصور الطبيعية (مثل ضرورة وجود GDN أو كتل متبقية) عند تطبيقها على بيانات الـ SAR. ومن خلال إثبات أن التعديلات المدركة للأجهزة يمكن أن تحافظ على الأداء أو حتى تحسنه مع تمكين التنفيذ الفعال المدمج، يضع هذا العمل أساساً لأنظمة معالجة بيانات الـ SAR المستقبلية العملية، مؤكداً أن FPGA هي المنصة الأكثر كفاءة في استهلاك الطاقة لهذا التطبيق رغم محدودية زمن الاستجابة لديها مقارنة بوحدات GPU.