Emerging 2D Materials for Beyond von Neumann Computing: A Perspective

Diese Perspektive argumentiert, dass die Überwindung des von-Neumann-Flaschenhalses erfordert, dass sich die Forschung an 2D-Materialien im nächsten Jahrzehnt von isolierten rekordbrechenden Bauelementen hin zur integrierten Koexistenz von Graphen-Transistoren, Memristoren und photonischen Strukturen auf einem einzigen Halbleiterwafer wandelt, um Speicher-in-der-Speicher- und optisches Rechnen zu ermöglichen.

Das Wesentliche

Das große Problem: Der Stau

Stellen Sie sich eine superschnelle Fabrik (den Computerprozessor) vor, die Dinge herstellt, und ein riesiges Lagerhaus (den Speicher), das die Rohstoffe aufbewahrt. In unseren heutigen Computern befinden sich Fabrik und Lagerhaus in verschiedenen Gebäuden. Jedes Mal, wenn die Fabrik ein Teil benötigt, muss ein Lastwagen zwischen ihnen hin und her fahren.

Seit Jahrzehnten haben wir die Fabrik schneller gemacht und die Lastwagen kleiner. Doch nun ist die Fabrik so schnell, dass die Lastwagen nicht mehr mithalten können. Die Fabrik sitzt untätig da und wartet darauf, dass die Lastwagen eintreffen. Dies wird als „von-Neumann-Flaschenhals" bezeichnet. Das Papier argumentiert, dass wir nicht einfach schnellere Lastwagen bauen können; wir müssen die gesamte Fabrik neu gestalten, damit die Arbeiter die Dinge direkt dort bauen können, wo die Materialien gelagert sind.

Die Lösung: Das „Schweizer Taschenmesser"-Material

Der Autor schlägt vor, 2D-Materialien (ultradünne Schichten aus Atomen, wie Graphen) zu verwenden, um dieses Problem zu lösen. Betrachten Sie diese Materialien nicht als ein einzelnes Werkzeug, sondern als ein Schweizer Taschenmesser, das drei völlig unterschiedliche Aufgaben gleichzeitig auf demselben winzigen Siliziumstück erledigen kann:

1. Der Logikschalter (Der Fabrikarbeiter):

   • Das Problem: Reines Graphen ist wie eine Autobahn ohne Ausfahrten; der Strom fließt zu leicht hindurch, um als Ein/Aus-Schalter für die digitale Logik zu dienen.
   • Die Lösung: Das Papier schlägt vor, Graphen in sehr schmale Streifen zu schneiden, sogenannte Nanobänder. Stellen Sie sich vor, Sie schneiden eine breite Autobahn in eine schmale Gasse. Dies zwingt den Strom, sich wie ein Schalter (Ein/Aus) zu verhalten, was es uns ermöglicht, Transistoren zu bauen, die kleiner und schneller sind als alles, was wir heute mit Silizium herstellen können.

2. Die Speicher-/Gehirnzelle (Das intelligente Lagerhaus):

   • Das Problem: Der heutige Speicher ist entweder „an" oder „aus" (wie ein Lichtschalter), aber unser Gehirn und fortschrittliche KI müssen Dinge in Graustufen speichern können (wie ein Dimmer).
   • Die Lösung: Durch das Stapeln von 2D-Materialien mit speziellen Oxiden können wir Memristoren herstellen. Diese sind wie „intelligente Haftnotizen", die ein bestimmtes Widerstandsniveau halten können. Sie können Daten speichern und gleichzeitig Mathematik betreiben. Das Papier behauptet, dass diese so abgestimmt werden können, dass sie viele verschiedene Informationsstufen speichern, was für das Training von KI entscheidend ist.

3. Der Lichtstrahl (Der Bote):

   • Das Problem: Die Bewegung von Daten mit Elektrizität erzeugt Wärme und stößt auf Geschwindigkeitsbegrenzungen.
   • Die Lösung: 2D-Materialien können auch als Lichtemitter fungieren. Stellen Sie sich eine Schicht Graphen vor, die, wenn eine winzige Spannung angelegt wird, in einer bestimmten Farbe infraroten Lichts leuchtet. Dies ermöglicht es dem Computer, Informationen mit Lichtstrahlen statt mit elektrischen Drähten zu senden, was schneller und kühler ist.

Die „große Herausforderung": Das Puzzle zusammenfügen

Das Papier macht eine sehr spezifische Behauptung: Wir haben bereits die Teile, aber wir haben das Puzzle noch nicht gebaut.

• Das letzte Jahrzehnt: Wissenschaftler haben zehn Jahre damit verbracht, nachzuweisen, dass diese 2D-Materialien einzeln funktionieren. Sie haben gezeigt, dass ein Graphen-Transistor funktioniert, eine 2D-Speicherzelle funktioniert und ein 2D-Lichtemitter funktioniert.
• Das nächste Jahrzehnt: Der Autor argumentiert, dass der Gewinner nicht die Person sein wird, die das beste einzelne Teil herstellt. Der Gewinner wird das erste Team sein, das alle drei Teile auf einem einzigen Chip (einem einzigen Wafer) zusammenklebt, ohne sie zu beschädigen.

Stellen Sie sich vor, Sie bauen ein Auto. Wir haben großartige Motoren, großartige Reifen und großartige Lenkräder. Aber wir haben noch kein Auto erfolgreich gebaut, bei dem alle drei Teile in derselben Fertigungslinie hergestellt und zusammengebaut werden. Das Papier sagt, dass der nächste große Durchbruch die Integration ist – sicherzustellen, dass diese drei verschiedenen Technologien auf einem einzigen winzigen Chip zusammenleben können.

Warum das wichtig ist

Wenn wir Erfolg haben, erhalten wir einen Computer, der:

• Keine Energie verschwendet, um Daten hin und her zu bewegen.
• Informationen wie ein menschliches Gehirn verarbeitet (unter Verwendung von Ereignissen und Impulsen statt eines starren Takts).
• Licht zur internen Kommunikation verwendet, was ihn unglaublich schnell macht.

Das Papier schließt mit einem Fahrplan: Die Technologie ist bereit. Die nächsten fünf Jahre drehen sich darum, das Ingenieurspuzzle zu lösen, diese drei „Schweizer Taschenmesser"-Funktionen auf einen einzigen Chip zu bringen, um die nächste Generation von Supercomputern zu schaffen.

Technische Zusammenfassung

Technische Zusammenfassung: Aufkommende 2D-Materialien für Computing jenseits der von-Neumann-Architektur

Problemstellung
Der Artikel identifiziert eine strukturelle Engstelle im modernen Computing: die von-Neumann-Trennung zwischen Speicher und Logik. Während das Dennard-Scaling historisch die Rechenleistungsdichte verbessert hat, hat die sich vergrößernde Kluft zwischen Speicherbandbreite und arithmetischer Durchsatzleistung die Datenbewegung zum primären Energieverbraucher gemacht, ein Trend, der durch die zunehmende Größe von Modellen noch verschärft wird. Konventionelles massives Silizium kann die spezifischen Geräteeigenschaften, die für drei aufkommende architektonische Antworten erforderlich sind, nicht nativ bereitstellen: Speicher-in-der-Logik-/resistives Computing, neuromorphe/ereignisgesteuerte Verarbeitung und integrierte Photonik. Insbesondere fehlt es an einstellbaren Kanälen mit hoher Beweglichkeit bei Pitch-Werten unter 10 nm, nichtflüchtigen analog-programmierbaren Leitfähigkeiten und optischen Elementen auf dem Chip mit rekonfigurierbarem spektralen Response.

Methodik und Umfang
Diese Perspektive untersucht die Konvergenz von drei spezifischen Schwerpunkten innerhalb der Gemeinschaft der zweidimensionalen (2D) Materialien und argumentiert, dass 2D-Materialien ein einheitliches Substrat bieten, um die oben genannten architektonischen Anforderungen zu adressieren. Die Analyse stützt sich auf:

1. Gerätemodellierung und Charakterisierung: Nutzung der atomistischen Nichtgleichgewichts-Green-Funktion (NEGF)-Modellierung für Graphen-Nanobänder (GNRs) und Multiphysik-Simulationen für Oxid-Memristoren, um Transportgrenzen, Schaltdynamiken und Variabilität zu verstehen.
2. Vergleichende Analyse: Benchmarking von 2D-Material-basierten Primitiven gegen etablierte Optionen jenseits von CMOS (Phasenwechsel-Speicher, ferroelektrische FETs, STT-MRAM) hinsichtlich Energie, Dichte, Haltbarkeit, analoger Präzision und photonischer Fähigkeiten.
3. Argumentation zur Systemintegration: Vorschlag eines „Co-Design"-Ansatzes, bei dem algorithmische Trainingsverfahren explizit für analoge Nicht-Idealitäten (z. B. Leitfähigkeitsdrift, Rauschen) budgetiert werden und die Bewertungseinheit von isolierten Gerätemetriken zu vollständigen Stapeln aus Gerät plus Abbildung plus Training wechselt.

Hauptbeiträge und technische Erkenntnisse

• 2D-Kanäle (Graphen und GNRs): Während reines Graphen ein Halbmetall ist, das für digitale Logik ungeeignet ist, eröffnet die Strukturierung zu Nanobändern (GNRs) einen breitenabhängigen Bandabstand. NEGF-Modellierung zeigt, dass GNRs mit Breiten von 1–3 nm Bandabstände erreichen können, die mit InGaAs vergleichbar sind, während sie die Vorteile der Beweglichkeit beibehalten. Die Leistung wird jedoch durch Kantenrauheit begrenzt (wobei eine RMS-Rauheit von ~0,5 nm den Einschaltstrom signifikant verschlechtert) und die Dielektrikum-Integration. Hoch-k-Dielektrika (HfO2, Al2O3), die mittels atomarer Schichtabscheidung abgeschieden werden, sind entscheidend für den Erhalt des Transports und zur Erreichung einer äquivalenten Oxiddicke unter 1 nm. Über die Logik hinaus werden skalierte GNR-FETs als geeignete On-Chip-Thermometer für eine dichte Temperaturüberwachung identifiziert.
• Resistives Schalten und Memristoren: Der Artikel argumentiert, dass die Herausforderung für Hardware-Maschinenlernen nicht mehr das Vorhandensein resistiven Schaltens ist, sondern die Präzision der Leitfähigkeitsverläufe und die Retention. 2D-Materialien erfüllen hier zwei Rollen: als ultradünne Tunnelbarrieren (z. B. hexagonales Bornitrid, TMDs), um Stromkriechen zu unterdrücken und die Linearität zu verbessern, und als Elektroden (Graphen), um Filamente einzuschränken und parasitäre Kapazitäten zu reduzieren. Die Autoren betonen, dass Variabilität als Designparameter ersten Ranges behandelt werden muss, und plädieren für die Berichterstattung über vollständige Leitfähigkeitsverteilungen und Bitfehlerrate-Verläufe anstelle von nur medianen Gütekennzahlen.
• Neuromorphe Schaltungen: Der Artikel hebt das Potenzial hervor, Standard-CMOS mit Primitiven jenseits von CMOS zu hybridisieren. Insbesondere kann der Ersatz von Vergleicherstufen in Integrate-and-Fire (IF)-Neuronen durch seitlich kontaktierte Feldeffektdioden (S-FEDs) die Energie pro Spike und die Siliziumfläche reduzieren, während die Kompatibilität mit digitalen Designflüssen erhalten bleibt.
• Photonische und thermische Primitiven: Mehrschichtige Graphenstapel werden als elektrisch einstellbare Mittelinfrarot-Emitter vorgestellt. Durch die Verwendung aperiodischer Stapelsequenzen (z. B. Cantor oder Fibonacci) können diese Strukturen schaltbare, schmalbandige thermische Emission erzeugen. Diese Fähigkeit unterstützt optische Aktivierungsfunktionen für neuronale Netze und On-Chip-Thermalsignale und bietet eine native optisch-elektronische Schnittstelle, die rein elektronischen Plattformen fehlt.
• Vergleichende Landschaft: Eine vergleichende Tabelle (Tabelle 1) positioniert 2D-Materialien nicht als überlegene Option bei einem einzelnen Metrik (z. B. können PCM oder FeFETs einzeln eine bessere Haltbarkeit oder Dichte bieten), sondern als die einzige Familie, die in der Lage ist, den vollen Satz von Rechenprimitiven abzudecken, einschließlich des nativen photonischen Modus. Der strategische Vorteil wird in den Integrationskosten und der Fähigkeit gesehen, heterogene Komponenten auf einem einzigen Wafer gemeinsam zu fertigen.

Ergebnisse und vorgeschlagener Demonstrator
Der Artikel präsentiert keine neuen experimentellen Daten, sondern synthetisiert den bestehenden Fortschritt, um einen konkreten Demonstrator für die nahe Zukunft vorzuschlagen. Dieser hypothetische Chip würde vier verschiedene Blöcke auf einem einzigen CMOS-kompatiblen Substrat integrieren:

1. Digitale Steuerung: Skalierte GNR-FETs für hochbewegliche Logik und On-Chip-Thermometrie.
2. Rechenkern: Ein 2D-stabilisiertes memristives Crossbar für Matrix-Vektor-Multiplikation im Speicher.
3. Spiking-Frontend: S-FED-basierte Neuronen für ereignisgesteuerte Vorverarbeitung.
4. Photonische Auslesung: Aperiodische mehrschichtige Graphen-Emitter für einstellbare Mittelinfrarot-Inter-Chip-Verbindungen.

Der Artikel weist darauf hin, dass zwar jeder Block einzeln demonstriert wurde, aber noch kein Team sie auf einem einzigen Wafer mit akzeptabler Ausbeute und thermischem Budget integriert hat.

Bedeutung und Behauptungen
Das zentrale Argument dieser Perspektive ist, dass die Gemeinschaft der 2D-Materialien im letzten Jahrzehnt damit verbracht hat, rekordverdächtige Einzelgeräte zu produzieren. Der Fortschritt im nächsten Jahrzehnt wird durch die Fähigkeit bestimmt sein, diese drei unterschiedlichen Schwerpunkte (Transistoren, Memristoren und Photonik) auf einem einzigen Halbleiterwafer zu integrieren.

Der Artikel behauptet, dass die „geschwindigkeitsbegrenzende Stufe" nicht mehr das Materialwachstum oder die Gerätephysik ist, sondern die ingenieurtechnische Herausforderung der Integration. Er postuliert, dass ein heterogener Chip auf Basis von 2D-Materialien, trotz potenzieller Verluste bei einzelnen Zellmetriken im Vergleich zu spezialisierten Nicht-2D-Technologien, Systeme übertreffen wird, die disparate Technologien (PCM, FeFET, Siliziumphotonik) aus separaten Prozessflüssen zusammenfügen, aufgrund geringerer Integrationskosten und überlegener Co-Design-Fähigkeiten.

Die Autoren schließen mit der Darstellung einer fünfjährigen Roadmap (2026–2031) mit spezifischen, messbaren Meilensteinen für Kanalskalierung, Synapsenstabilität und photonische Integration und fordern das Feld auf, den Fokus von der Optimierung isolierter Geräte auf die Konvergenz auf Systemebene zu verlagern.