LLM4PQC - Accurate and Efficient Synthesis of PQC Cores by Feedback-Driven LLMs

El artículo presenta LLM4PQC, un marco basado en modelos de lenguaje grande que automatiza la refactorización de especificaciones de criptografía postcuántica en código sintetizable y verifica su corrección mediante un flujo de retroalimentación jerárquico, reduciendo así el esfuerzo manual y acelerando la exploración del espacio de diseño de hardware.

Lo esencial

¡Claro que sí! Imagina que este paper es la historia de un arquitecto de software muy inteligente (un LLM) que ha recibido una misión imposible: convertir los planos de una casa antigua y compleja (el código de criptografía cuántica) en un edificio moderno, seguro y listo para construirse con robots (hardware electrónico).

Aquí te explico cómo funciona LLM4PQC usando analogías sencillas:

1. El Problema: El "Traductor" que se atasca

Imagina que los científicos han escrito las instrucciones para proteger el mundo de los ordenadores cuánticos (que son como monstruos que pueden romper cualquier cerradura actual) en un idioma muy preciso pero "burocrático" (código C).

El problema es que estos planos están escritos para ser leídos por humanos, no por máquinas de construcción. Tienen cosas que una fábrica de chips no entiende:

• Dicen "compra madera si la necesitas" (memoria dinámica), pero la fábrica necesita saber exactamente cuánta madera comprar antes de empezar.
• Dicen "calcula el valor de Pi con decimales infinitos" (números flotantes), pero la fábrica solo trabaja con bloques enteros.
• Dicen "dibuja un mapa mientras construyes" (inicialización en tiempo de ejecución), pero la fábrica necesita el mapa impreso y pegado en la pared antes de poner el primer ladrillo.

Si intentas darle estos planos directamente a la máquina de construcción (HLS), la fábrica se detiene y grita: "¡No entiendo! ¡No puedo construir esto!".

2. La Solución: LLM4PQC (El "Arquitecto Asistente")

Los autores crearon un sistema llamado LLM4PQC. Piensa en él como un arquitecto experto con un asistente de IA que trabaja en un ciclo de "prueba y error" muy rápido.

El proceso tiene cuatro pasos mágicos:

Paso 1: El Escáner (Extracción)

En lugar de intentar reconstruir toda la casa de una vez, el sistema dice: "Espera, solo necesitamos reforzar la puerta y la caja fuerte". Identifica las partes más lentas y complejas del código (como los algoritmos NTT o los muestreadores) y las aísla para trabajar solo en ellas.

Paso 2: La Reforma (Preprocesamiento)

Aquí es donde el asistente de IA hace magia. Toma esos planos "burocráticos" y los reescribe para que la fábrica los entienda:

• Memoria: En lugar de decir "compra madera si hace falta", el IA dice: "Vamos a tener exactamente 50 tablas de madera, guardadas en este estante". Convierte lo "dinámico" en "estático".
• Tablas de constantes: En lugar de calcular números mientras se construye, el IA calcula todo de antemano y pega los resultados en una hoja de papel que la máquina puede leer instantáneamente.
• Estructuras: Si el plano original usaba "cajas dentro de cajas" (estructuras complejas), el IA las desarma y las convierte en pilas de ladrillos simples.

Paso 3: El Ciclo de Feedback (El "Entrenador")

Este es el secreto del éxito. El sistema no solo escribe el código y espera.

1. El IA genera un nuevo plano.
2. La máquina de construcción (HLS) intenta leerlo.
3. Si la máquina se equivoca y dice "¡Error en la línea 50!", el sistema le devuelve ese mensaje al IA.
4. El IA lee el error, piensa: "¡Ah! Me equivoqué en la línea 50, lo arreglo", y vuelve a intentar.
   Es como un entrenador de fútbol que corrige al jugador en cada fallo hasta que el gol entra perfecto.

Paso 4: La Verificación (La Prueba de Fuego)

Una vez que la máquina construye el chip (el hardware), el sistema lo pone a prueba contra los planos originales para asegurar que la caja fuerte sigue cerrando igual de bien.

3. Los Resultados: ¿Qué lograron?

Probaron esto con algoritmos famosos (Kyber, Dilithium, Falcon).

• Ahorro de esfuerzo: Lo que antes requería a un equipo de ingenieros expertos trabajando semanas para "traducir" el código, ahora lo hace el sistema en un tiempo mucho menor.
• Eficiencia: Los chips que generó el sistema son más pequeños (ocupan menos espacio en el chip) que los hechos a mano por humanos en muchos casos.
• El truco: A veces, al ser tan pequeños y compactos, son un poco más lentos que los diseños "de lujo" hechos a mano, pero son mucho más rápidos de crear y muy eficientes en espacio.

En resumen

LLM4PQC es como tener un traductor automático que también es un ingeniero experto. No solo traduce el idioma (de C a Hardware), sino que reorganiza la casa para que sea fácil de construir, aprendiendo de sus propios errores hasta que el resultado es perfecto.

Esto es crucial porque, a medida que lleguen los ordenadores cuánticos, necesitaremos millones de estos "candados" digitales en nuestros dispositivos (desde teléfonos hasta servidores), y no podemos esperar a que ingenieros humanos los diseñen uno por uno a mano. ¡Necesitamos robots que diseñen para robots!

Resumen técnico

Aquí tienes un resumen técnico detallado del artículo "LLM4PQC - Accurate and Efficient Synthesis of PQC Cores by Feedback-Driven LLMs", estructurado según los puntos solicitados:

1. El Problema

La implementación de hardware para criptografía post-cuántica (PQC) enfrenta dos cuellos de botella principales que retrasan su adopción:

• Refactorización Manual Compleja: Los códigos de referencia de PQC (normalmente en C) están optimizados para portabilidad y corrección funcional, no para síntesis de hardware. Convertirlos a lenguajes de síntesis de alto nivel (HLS) requiere una refactorización manual extensa para eliminar constructos incompatibles (como asignación de memoria dinámica, llamadas a bibliotecas matemáticas no sintetizables, inicialización de tablas en tiempo de ejecución y estructuras de datos complejas).
• Escalabilidad y Complejidad: La síntesis de primitivas complejas como las Transformadas de Números Teóricos (NTT), muestreadores Gaussianos (Falcon) y FFTs es difícil debido a la aritmética de punto flotante y patrones de acceso a memoria irregulares.
• Limitaciones de los LLMs Generales: Aunque los Modelos de Lenguaje Grandes (LLMs) son efectivos en lenguajes de propósito general (como Python), su aplicación directa en diseño de hardware falla a menudo porque carecen de conocimiento específico de HLS y no pueden manejar automáticamente los errores de compilación o síntesis sin un ciclo de retroalimentación estructurado.

2. Metodología: LLM4PQC

El autores proponen LLM4PQC, un marco de trabajo impulsado por LLMs que transforma el código de referencia PQC en código C listo para HLS y sintetizable. El flujo se divide en cuatro fases iterativas con retroalimentación:

• Fase 1: Extracción de Subrutinas PQC:

  • En lugar de convertir todo el sistema, el LLM identifica y extrae los núcleos computacionales críticos para el rendimiento (ej. NTT, muestreadores, FFT).
  • Se genera una infraestructura de verificación (KAT - Known Answer Tests) para validar la equivalencia funcional antes de la conversión.

• Fase 2: Preprocesamiento para Cumplimiento HLS:

  • Mapeo de Memoria Estática: Se reescribe el código para eliminar malloc y asignación dinámica, reemplazándolos por arreglos estáticos o de pila.
  • Eliminación de Inicialización en Tiempo de Ejecución: Se detectan rutinas que generan tablas de constantes (ej. factores de giro en FFT) en tiempo de ejecución. El LLM ejecuta estas rutinas externamente para generar las constantes y las inyecta como arreglos const en tiempo de compilación.

• Fase 3: Generación de HLS-C y Exploración del Espacio de Diseño (DSE):

  • Se utiliza una herramienta integrada (C2HLSC con Catapult) que emplea un bucle de retroalimentación. Si la síntesis falla, los mensajes de error se envían al LLM para refinar el código.
  • Expansión de Estructuras de Datos: El LLM descompone estructuras struct complejas en tipos de datos primitivos, ya que las herramientas HLS tienen dificultades con estructuras anidadas.
  • Optimización: Se introducen pragmas de HLS (desenrollado de bucles, pipelining) guiados por métricas de área y latencia obtenidas de ejecuciones anteriores.

• Fase 4: Síntesis y Verificación:

  • El código resultante se sintetiza tanto para ASIC (librería Nangate 45nm) como para FPGA (Xilinx Artix-7 y Zynq).
  • Se realiza una verificación de extremo a extremo comparando las salidas del RTL generado contra el modelo de referencia C utilizando los mismos estímulos KAT.

3. Contribuciones Clave

1. Preprocesamiento Dirigido por LLM: Un flujo automatizado para transformar código C no sintetizable (con memoria dinámica y matemáticas complejas) en código C compatible con HLS, preservando la corrección funcional.
2. Flujo de Trabajo Estructurado con Retroalimentación: Integración de LLMs en un bucle cerrado que incluye compilación, simulación y síntesis. El sistema utiliza los errores de las herramientas de hardware para refinar iterativamente el código generado por el LLM.
3. Estudio de Caso Empírico: Validación exhaustiva en algoritmos estándar de NIST (Kyber, Dilithium y Falcon), cubriendo primitivas complejas como el muestreador de Falcon (considerado un "test de estrés" para HLS) y transformadas FFT/NTT.

4. Resultados

• Tasa de Éxito: El marco logró una tasa de éxito del 100% en la síntesis para Kyber-NTT, Dilithium-NTT y Falcon-FFT. Para los casos más difíciles, Falcon-NTT alcanzó un 70% y el muestreador de Falcon un 40% (debido a la complejidad de la lógica de rechazo gaussiano).
• Eficiencia de Área: Los diseños generados por LLM4PQC mostraron una utilización de recursos (LUTs y FFs) significativamente menor que las implementaciones manuales anteriores y otros enfoques basados en LLM.
  • Ejemplo: En FPGA, el muestreador de Falcon generado por LLM4PQC utilizó 17,619 LUTs frente a 7,683 en un trabajo previo, pero logró una latencia superior (0.39 µs vs 0.73 µs).
• Compensación Área-Latencia: Los diseños tienden a ser muy compactos en área (secuenciales), lo que a veces resulta en una mayor latencia en comparación con diseños manuales altamente paralelos. Sin embargo, superan a trabajos anteriores basados en LLM en ambos métricas.
• Reducción de Esfuerzo: El enfoque reduce drásticamente el esfuerzo manual necesario para la refactorización y acelera la exploración del espacio de diseño (DSE).

5. Significancia

El trabajo LLM4PQC demuestra que es posible automatizar la transición de software criptográfico a hardware acelerador utilizando LLMs, siempre que se integren en un flujo de retroalimentación riguroso.

• Viabilidad de Automatización: Confirma que los LLMs pueden manejar la complejidad de la síntesis de hardware si se les proporcionan correcciones iterativas basadas en herramientas reales (Catapult, Vivado).
• Calidad del Diseño: Los resultados indican que los LLMs pueden generar diseños de hardware que compiten o superan a las implementaciones manuales en términos de eficiencia de área, un hallazgo crucial para la escalabilidad de la PQC.
• Futuro del Diseño de Hardware: Abre la puerta a un flujo de diseño donde la exploración arquitectónica y la optimización de código se realizan asistidas por IA, reduciendo la barrera de entrada para la implementación de hardware de criptografía avanzada.

En resumen, LLM4PQC no solo resuelve el problema de la incompatibilidad sintáctica entre el software de referencia y el hardware, sino que establece un nuevo paradigma para la síntesis eficiente y precisa de aceleradores de hardware complejos.