Hardware-Aware Design of a GNN-Based Hit Filtering Algorithm for the Belle II Level-1 Trigger

Este trabajo presenta un flujo de trabajo de compresión de modelos consciente del hardware para un algoritmo de filtrado de hits basado en redes neuronales gráficas, optimizado para su implementación en FPGAs del sistema de disparo de nivel 1 de Belle II, logrando una reducción de la complejidad computacional de más de dos órdenes de magnitud mediante aritmética de punto fijo de 4 bits y poda, manteniendo al mismo tiempo una alta eficiencia en la selección de datos.

Lo esencial

¡Claro que sí! Imagina que el experimento Belle II es como una carrera de Fórmula 1 que ocurre a velocidades increíbles, pero con un problema: hay demasiada "basura" en la pista (ruido de fondo) que podría confundir a los jueces.

Aquí te explico de qué trata este trabajo, usando analogías sencillas:

1. El Problema: El Embudo Atascado

Imagina que el detector de partículas es una cámara de seguridad ultra rápida que toma millones de fotos por segundo.

• La realidad: La mayoría de esas fotos son solo "ruido" (partículas que no nos interesan, como polvo en el aire).
• El límite: El sistema de "jueces" (el Trigger o disparador) tiene un tiempo límite estricto de 5 microsegundos (¡más rápido que un parpadeo!) para decidir qué fotos guardar y cuáles tirar. Si intentan guardar todo, el sistema se ahoga y se pierde la información importante.

2. La Solución: Un Filtro Inteligente (La IA)

Para no ahogarse, necesitan un filtro que separe el grano de la paja al instante. Los científicos probaron usar una Red Neuronal Gráfica (GNN).

• La analogía: Imagina que los sensores del detector son como una red de personas en una fiesta. La IA es un detective que observa quién habla con quién. Si dos personas (sensores) se mueven de forma coordinada, el detective dice: "¡Esa es una pista importante!". Si están moviéndose al azar, dice: "Eso es solo ruido, ignóralo".

3. El Reto: El Detective en un Reloj de Arena

El problema es que este "detective" (la IA) es muy inteligente, pero también muy pesado y lento.

• El hardware: Tienen que poner este cerebro en un chip especial llamado FPGA (un tipo de computadora programable que vive dentro del detector).
• El conflicto: El chip es pequeño y tiene poca energía, como intentar meter a un elefante (la IA completa) dentro de un coche pequeño (el chip). Además, el coche solo puede ir a cierta velocidad.

4. La Magia: La "Cirugía" del Modelo (Compresión)

Este artículo cuenta cómo los científicos "operaron" a su IA para que quepa en el chip sin perder su inteligencia. Fue un proceso de tres pasos, como preparar un viaje de mochilero:

1. Empaquetar ligero (Reducción de tamaño):

   • Antes: La IA tenía muchos "músculos" (capas ocultas) y podía pensar en todas las direcciones.
   • Después: Les quitaron músculos innecesarios. Pasaron de tener 495 "pensamientos" posibles a solo 211. También cambiaron la forma en que miran a los vecinos: en lugar de mirar a todos lados (bidireccional), solo miran hacia adelante (unidireccional).
   • Analogía: Es como pasar de llevar una maleta gigante llena de ropa de repuesto a llevar solo una mochila con lo esencial.

2. Hablar en código corto (Cuantización):

   • Antes: La IA usaba números muy precisos (como decir "3.14159265..."). Esto ocupa mucho espacio.
   • Después: La obligaron a usar números muy simples (como decir "3" o "3.5"). Usaron solo 4 bits (muy pocos dígitos) para los cálculos.
   • Analogía: Es como dejar de escribir un libro con todas las letras del alfabeto y usar solo un código de emojis simples. El mensaje se entiende, pero ocupa mucho menos papel.

3. Podar el jardín (Poda):

   • Antes: La IA tenía muchas conexiones entre sus neuronas, incluso las que casi nunca usaba.
   • Después: Cortaron el 65% de las conexiones que no servían para nada.
   • Analogía: Es como un jardinero que corta las ramas secas de un árbol para que crezca más fuerte y rápido con menos agua.

5. El Resultado: ¡Un Éxito!

Al final del proceso, compararon al "Detective Original" (pesado) con el "Detective Mochilero" (comprimido):

• Velocidad y Tamaño: El detective nuevo es más de 100 veces más ligero y rápido. Ahora cabe perfectamente en el chip y cumple con el límite de tiempo de 5 microsegundos.
• Calidad: ¿Perdió inteligencia? ¡Casi nada!
  • El detective original acertaba el 97.4% de las veces.
  • El detective nuevo acertó el 96.8%.
  • Conclusión: Es como si un chef famoso (el original) y un chef joven (el nuevo) cocinaran el mismo plato. El plato del joven es casi idéntico al del maestro, pero se hizo en una cocina mucho más pequeña y rápida.

En Resumen

Este trabajo es la historia de cómo los científicos tomaron una inteligencia artificial muy compleja, la "desnudaron" de todo lo que no necesitaba, la entrenaron para pensar rápido y en números simples, y lograron que funcione en tiempo real dentro de un experimento de física de partículas. Gracias a esto, el experimento Belle II podrá ver mejor las partículas raras que buscan, sin perderse en el ruido.

Resumen técnico

A continuación se presenta un resumen técnico detallado del artículo en español, estructurado según los puntos solicitados:

Título: Diseño consciente del hardware de un algoritmo de filtrado de hits basado en GNN para el disparo de nivel 1 (Level-1) de Belle II

1. El Problema

El experimento Belle II opera en el colisionador SuperKEKB con una luminosidad muy alta, lo que genera un aumento significativo del fondo inducido por el haz. Esto impone requisitos extremadamente estrictos al sistema de disparo de hardware de Nivel 1 (L1), el cual debe seleccionar eventos físicamente relevantes en tiempo real para reducir el ancho de banda de datos.

• Restricciones críticas: El sistema L1 debe operar con una latencia estricta de 5 µs y dentro de los límites de recursos de las tarjetas FPGA.
• Desafío específico: El sub-disparo del Cámara de Deriva Central (CDC) necesita filtrar "hits" (señales de los hilos sensores) antes de la reconstrucción de trayectorias. El ruido de fondo afecta la eficiencia y pureza de la reconstrucción.
• Necesidad: Se requiere un algoritmo de filtrado de hits rápido y eficiente que pueda ejecutarse en hardware FPGA (20 placas distribuidas) procesando hasta 978 hilos sensores por sector en un presupuesto de latencia submicrosegundo, manteniendo al mismo tiempo un alto rendimiento en la identificación de señales físicas.

2. Metodología

Los autores proponen un flujo de trabajo de co-diseño software-hardware para adaptar una Red Neuronal de Grafos (GNN) a las limitaciones de FPGA. El proceso parte de un modelo de referencia de precisión completa y aplica una serie de pasos de compresión:

• Arquitectura Base: Se utiliza una red Interaction Network (una GNN ligera) modificada, compuesta por bloques MLP (Edge $R_1$, Node $O$, Edge $R_2$). Los nodos representan hilos sensores y las aristas representan conexiones vecinas bidireccionales.
• Paso 1: Reducción de Tamaño del Modelo y del Grafos:
  • Se reduce la profundidad y el ancho de las capas MLP (de 2 capas ocultas a 1, y de 8 neuronas a 6), bajando los parámetros de 495 a 211.
  • Se cambia la conectividad del grafo de bidireccional a unidireccional, reduciendo a la mitad el número de aristas y la carga computacional.
• Paso 2: Cuantización Consciente del Hardware (4 bits):
  • Se emplea entrenamiento consciente de la cuantización (QAT) usando la librería Brevitas.
  • Se implementa un esquema de precisión mixta: pesos y entradas de 4 bits, activaciones de 6 bits, sesgos de 16 bits y salidas de 8 bits.
  • Se eliminan las capas de activación sigmoidal al final, ya que la decisión de clasificación se basa en umbralización directa.
• Paso 3: Poda (Pruning):
  • Se aplica una poda no estructurada basada en magnitud, aumentando la esparsidad linealmente hasta alcanzar un 65% de pesos nulos.
• Métrica de Evaluación: En lugar de solo usar FLOPs, se utiliza el número de Operaciones de Bits (BOPs) como métrica de complejidad computacional consciente del hardware, calculada según las anchuras de bits de los pesos, entradas y acumuladores.

3. Contribuciones Clave

• Flujo de Compresión Iterativo: Se presenta un método sistemático que guía el diseño de la arquitectura de la red basándose directamente en las limitaciones de recursos de FPGA (precisión fija, uso de LUTs/FFs).
• Adaptación a FPGA sin DSPs: Se logra una implementación que no utiliza unidades de procesamiento digital de señales (DSPs), optimizando el uso de LUTs y Flip-Flops, lo cual es crucial para la flexibilidad en FPGAs de la serie AMD Ultrascale.
• Validación con Datos Reales: El modelo se evalúa utilizando datos de colisiones reales de Belle II de 2024, no solo simulaciones, asegurando la relevancia física del algoritmo.
• Reducción de Costo Computacional: Se demuestra que es posible reducir el costo computacional en más de dos órdenes de magnitud manteniendo el rendimiento físico.

4. Resultados

• Rendimiento de Clasificación:
  • El modelo de referencia de precisión completa obtuvo un AUC de 0.974 y un rechazo de fondo del 94.2% a una eficiencia de hits del 95%.
  • El modelo final comprimido (reducido, cuantizado y podado) logró un AUC de 0.968 y un rechazo de fondo del 90.9%.
  • La degradación en el rendimiento es mínima, preservando la capacidad de distinguir señales físicas del ruido de fondo.
• Eficiencia Computacional (BOPs):
  • El modelo inicial requería 116.6 MBOPs por sector.
  • El modelo final se redujo a 1.8 MBOPs, situándose dentro del rango objetivo de 1.0 - 2.5 MBOPs compatible con los recursos de la FPGA.
• Implementación en Hardware:
  • Una implementación de validación en una FPGA AMD Ultrascale XCVU190 (con un grafo de 495 nodos y 2163 aristas) mostró:
    • Latencia total de pipeline: 632.4 ns (cumple el requisito de < 1 µs).
    • Uso de recursos: 35.65% de LUTs, 29.75% de Flip-Flops, 0% de DSPs.

5. Significado

Este trabajo es fundamental para el futuro del experimento Belle II, ya que demuestra la viabilidad de desplegar algoritmos avanzados de aprendizaje profundo (GNNs) en sistemas de disparo de nivel 1 con latencia extrema y recursos limitados.

• Impacto en la Física: Al permitir un filtrado de hits más inteligente y eficiente en el nivel L1, se mejora la calidad de los datos que llegan a la reconstrucción offline, aumentando la probabilidad de detectar eventos raros de física más allá del Modelo Estándar.
• Innovación Técnica: Establece un nuevo estándar para la implementación de IA en hardware de física de altas energías, mostrando que la compresión agresiva (cuantización a 4 bits y poda) no necesariamente sacrifica la precisión científica si se realiza mediante un diseño consciente del hardware.
• Escalabilidad: La metodología desarrollada es aplicable a otros experimentos que enfrentan desafíos similares de ancho de banda y latencia en entornos de alta luminosidad.