Design Conductor: An agent autonomously builds a 1.5 GHz Linux-capable RISC-V CPU

El agente autónomo Design Conductor logró diseñar, verificar y generar el archivo de layout (GDSII) de un procesador RISC-V completo y funcional que opera a 1.48 GHz en solo 12 horas, marcando el primer hito en la creación totalmente autónoma de un CPU desde la especificación hasta la preparación para fabricación.

Lo esencial

Imagina que diseñar un chip de computadora es como construir un rascacielos desde cero. Normalmente, esto requiere un equipo de cientos de ingenieros, arquitectos y obreros trabajando durante años, gastando cientos de millones de dólares. Si un solo ladrillo está mal puesto (un error en el diseño), todo el edificio podría derrumbarse cuando se construya, y repararlo costaría una fortuna.

El artículo que presentas habla de "Design Conductor" (DC), un agente de inteligencia artificial que ha logrado hacer algo que antes parecía imposible: diseñar, construir y verificar un procesador completo de computadora en solo 12 horas, completamente solo.

Aquí te explico cómo funciona, usando analogías sencillas:

1. ¿Qué es Design Conductor?

Imagina a DC como un arquitecto genio, super-rápido y que nunca duerme.

• El encargo: Le diste un papel con 219 palabras (las instrucciones básicas de lo que querías: un procesador que entienda un lenguaje específico llamado RISC-V).
• El resultado: En menos de medio día, DC no solo escribió el plano (el código), sino que construyó el edificio, lo probó y entregó los planos finales listos para ser fabricados (el archivo GDSII).
• La hazaña: El procesador que creó ("VerCore") es tan rápido como un ordenador portátil de gama baja de hace 15 años (un Intel Celeron de 2011). ¡Y lo hizo todo solo!

2. ¿Cómo lo hizo? (El proceso)

DC no adivina. Sigue un proceso muy estricto, como un chef que sigue una receta a la perfección:

• Planificación (El Boceto): Primero, lee tus instrucciones y dibuja un plano mental. Decide cómo será el "cerebro" del chip (5 etapas, como una línea de montaje).
• Construcción (La Cocina): Empieza a cocinar cada pieza por separado. Si hace la parte de la multiplicación, la prueba mil veces hasta que funcione perfecto antes de pasar a la siguiente.
• La Prueba de Fuego (El Simulador): Aquí es donde DC brilla. Usa un "doble digital" (un simulador llamado Spike) para correr programas reales en su chip virtual.
  • La analogía: Imagina que DC construye un coche de juguete y lo pone en una pista de carreras virtual. Si el coche se sale de la pista, DC no se rinde. Mira las cámaras de seguridad (archivos de registro), descubre que una rueda estaba mal atornillada, la arregla y vuelve a correr.
• El Ajuste Fino (La Puesta a Punto): Una vez que el coche funciona, DC se preocupa por la velocidad. "¿Puedo hacer que gire más rápido sin que se rompa?". Ajusta los cables y el diseño para que el chip funcione a 1.48 GHz (muy rápido).

3. ¿Qué aprendimos de este experimento?

El artículo es honesto sobre los límites de la IA actual:

• La IA es un aprendiz brillante, pero necesita un maestro: A veces, DC comete errores de lógica. Por ejemplo, pensó que poner menos líneas de código haría el chip más rápido, pero en realidad, en el mundo de los chips, eso no siempre es cierto. Necesita que un ingeniero humano le diga: "Oye, revisa esto, no tiene sentido".
• El futuro del trabajo: En el futuro, no necesitaremos 100 ingenieros para diseñar un chip. Necesitaremos un equipo pequeño de expertos que actúen como "directores de orquesta". Ellos le darán las instrucciones a DC (el agente) y DC hará el trabajo pesado de escribir código, probar y corregir errores.
• Democratización: Hoy en día, solo las grandes empresas pueden hacer chips. Con herramientas como DC, en el futuro, una pequeña startup o incluso un grupo de entusiastas podría diseñar su propio chip personalizado para una aplicación específica en cuestión de días.

En resumen

Design Conductor es como tener un constructor de Lego robótico que puede leer una instrucción simple ("hazme un coche") y, en 12 horas, entregarte un coche de carreras funcional, probado y listo para venderse, sin que ningún humano haya tocado una pieza.

Aunque aún necesita supervisión humana para evitar errores tontos, este avance nos dice que el futuro de la tecnología será mucho más rápido, más barato y accesible para todos. ¡La era de "hacer chips en casa" está más cerca de lo que pensábamos!

Resumen técnico

Resumen Técnico: Design Conductor (DC)

1. El Problema

El diseño de semiconductores es actualmente un proceso extremadamente costoso, lento y dependiente de la mano de obra humana experta.

• Costo y Tiempo: Llevar un diseño de vanguardia al mercado cuesta más de 400 millones de dólares y requiere de 18 a 36 meses, incluso con equipos de cientos de ingenieros.
• Complejidad: El flujo de trabajo abarca desde la definición de arquitectura hasta la generación de GDSII (layout físico), pasando por implementación RTL, verificación funcional, síntesis, colocación y enrutamiento (P&R).
• Barreras de Entrada: La necesidad de una cobertura de pruebas funcional extremadamente alta (para evitar fallos costosos en la producción) y las estrictas restricciones de rendimiento (PPA: Potencia, Rendimiento, Área) limitan la innovación y hacen que el mercado esté dominado por pocos actores.
• Ineficiencia: Los cambios de última hora en RTL para cumplir con los objetivos de temporización o corregir errores funcionales requieren reescribir grandes partes del diseño, introduciendo nuevos riesgos.

2. Metodología: Design Conductor (DC)

El equipo de Verkor desarrolló Design Conductor (DC), un agente autónomo basado en modelos de lenguaje de vanguardia (LLMs) capaz de ejecutar el ciclo de diseño de chips de extremo a extremo.

Arquitectura del Agente

DC no es un simple script, sino un sistema complejo con las siguientes capacidades clave:

• Ejecución de Largo Alcance: Capacidad de mantener un objetivo coherente (un diseño funcional y de alto rendimiento) a lo largo de miles de millones de tokens.
• Gestión de Contexto y Memoria: Utiliza una base de conocimientos dedicada y memoria a largo plazo para recordar requisitos, especificaciones y decisiones de diseño previas sin perder el contexto.
• Maestría Técnica: Integra conocimientos profundos de arquitectura de CPU, RTL (Verilog) y herramientas EDA (Electronic Design Automation).
• Verificación Rigurosa: No se basa en "intuición" (vibe coding), sino en una verificación driven por pruebas.
• Operación de Extremo a Extremo: Realiza todas las etapas, desde la especificación hasta la generación de GDSII listo para tape-out.

Flujo de Trabajo (Metodología)

El proceso seguido por DC para crear "VerCore" se describe en la Figura 3 del documento:

1. Entrada: DC recibe un documento de requisitos de 219 palabras (especificando RV32I, ZMMUL, pipeline de 5 etapas, frecuencia objetivo de 1.6 GHz, etc.) y acceso a herramientas como Spike (simulador RISC-V) y el flujo OpenROAD.
2. Planificación y Propuesta: Genera una propuesta de diseño inicial y la revisa "manual y minuciosamente" mediante subagentes para identificar riesgos antes de codificar.
3. Implementación Modular:
   • Genera RTL y testbenches por módulo.
   • Asegura que cada módulo pase sus pruebas unitarias antes de integrarse.
4. Integración y Depuración:
   • Integra los módulos y ejecuta pruebas de sistema completo.
   • Utiliza Spike como referencia de verdad (golden reference).
   • Si hay discrepancias, analiza archivos VCD (trazas de simulación), los convierte a CSV y usa scripts de Python para diagnosticar la causa raíz (ej. fallos en la lógica de flush de la tubería).
5. Cierre de PPA (Potencia, Rendimiento, Área):
   • Ejecuta síntesis y P&R en el proceso ASAP7nm.
   • Analiza los informes de temporización y área.
   • Realiza modificaciones en el RTL (ej. optimización de rutas críticas, implementación de forwarding temprano) para cumplir con los objetivos de frecuencia.

3. Contribuciones Clave

• Primera CPU Autónoma Completa: Es la primera vez que un agente autónomo ha construido una CPU RISC-V funcional completa, desde la especificación hasta el archivo GDSII listo para fabricación.
• Velocidad de Ejecución: DC completó el diseño de múltiples variaciones micro-arquitectónicas en 12 horas, un proceso que normalmente tomaría meses.
• Descubrimiento de Optimizaciones: El agente redescubrió y aplicó técnicas avanzadas de diseño sin instrucción humana explícita, como:
  • Resolución temprana de ramas (branch resolution) en la etapa ID.
  • Implementación de un multiplicador Booth-Wallace de 4 etapas altamente eficiente (que por sí solo alcanza 2.57 GHz).
  • Uso de una penalización de rama de 1 ciclo, a pesar de las rutas críticas más largas, logrando cumplir los objetivos.
• Flujo de Verificación Robusto: Demostró que un agente puede utilizar herramientas de depuración (análisis de VCD, comparación con Spike) para corregir errores lógicos complejos de forma iterativa.

4. Resultados (VerCore)

El diseño final, denominado VerCore, logró los siguientes métricas utilizando la PDK ASAP7nm:

Métrica	Valor
Frecuencia de Reloj	1.48 GHz (Cumpliendo el objetivo de ~1.6 GHz)
Puntuación CoreMark	3261
Área (sin caché)	2809 µm²
Comparativa Histórica	Equivalente a un Intel Celeron SU2300 (2011, 1.2 GHz)
Soporte ISA	RV32I + ZMMUL (Multiplicación)
Arquitectura	Pipeline de 5 etapas, in-order, single-issue

Nota: El diseño es capaz de ejecutar Linux y corre el benchmark CoreMark con un rendimiento comparable a procesadores de gama baja de 2011, pero generado totalmente por IA en un día.

5. Significado y Lecciones Aprendidas

Impacto en la Industria

• Reducción de Tiempo y Costo: Se proyecta que equipos futuros podrían reducir el tiempo de diseño de 18-36 meses a 3-6 meses, permitiendo explorar muchas más arquitecturas y productos.
• Democratización del Diseño: Podría hacer viables diseños de bajo volumen que actualmente no son rentables, reduciendo la barrera de entrada para startups.
• Cambio de Rol Humano: Los ingenieros humanos pasarán de ser "operadores de herramientas" a arquitectos que guían la estrategia y los objetivos de alto nivel, mientras DC maneja la implementación y la depuración.

Limitaciones y Lecciones para Modelos de Vanguardia

El documento identifica áreas donde los LLMs actuales aún necesitan asistencia humana:

1. Razonamiento Arquitectónico: Los modelos a veces toman decisiones subóptimas (ej. rutas críticas largas) que solo corrigen tras ver los resultados de temporización, gastando tokens innecesariamente.
2. Comprensión de Verilog y Temporización: A veces tratan el código Verilog (basado en eventos) como código secuencial, lo que dificulta la depuración de problemas de temporización.
3. Especificaciones Precisas: Las entradas deben ser extremadamente rigurosas y medibles. Sin requisitos específicos (como un límite de CPI), el agente podría optimizar en la dirección equivocada.

Conclusión

Design Conductor representa un hito en la automatización de hardware. Demuestra que los agentes autónomos pueden navegar la complejidad del diseño de chips, desde la lógica hasta la física, logrando resultados funcionales y de alto rendimiento en una fracción del tiempo humano. Aunque aún requiere supervisión humana para la estrategia arquitectónica y la definición de especificaciones, su capacidad para iterar rápidamente y cerrar el ciclo de diseño sugiere un futuro donde la exploración de ideas de chips será tan rápida y accesible como la de software.