Fault-tolerant quantum computation with static atomic buses

Resumen Técnico: Computación Cuántica Tolerante a Fallos con Buses Atómicos Estáticos

Planteamiento del Problema
La computación cuántica tolerante a fallos (FTQC) escalable requiere una conectividad de largo alcance de alta fidelidad para realizar operaciones lógicas entre bloques de código y ejecutar mediciones de síndrome para la corrección de errores cuánticos (QEC) de alta tasa. En las plataformas de átomos neutros, la conectividad de largo alcance se logra tradicionalmente mediante el transporte de átomos (shuttling). Sin embargo, este enfoque introduce una latencia de escalado significativa de $O(d^{1/3})$ e induce calentamiento motional, lo que provoca errores de desfase que escalan como $O(d^{2/3})$. Estos efectos degradan las tasas de error lógico y limitan la eficiencia de los ciclos de QEC, particularmente para los códigos de paridad de baja densidad (qLDPC) de alta tasa y las puertas lógicas transversales entre parches de códigos de superficie. Si bien las interacciones de Rydberg directas pueden extender el alcance, estas suelen estar limitadas a unas pocas decenas de micrómetros y son altamente sensibles a las fluctuaciones de campo y a las posiciones atómicas.

Metodología
Los autores proponen una arquitectura de átomos neutros que utiliza buses atómicos estáticos, donde átomos mediadores auxiliares permiten operaciones de entrelazamiento de largo alcance sin transportar los qubits de datos. La metodología implica un enfoque de codiseño que integra la física atómica microscópica con restricciones arquitectónicas:

1. Hamiltoniano del Bus Atómico: El sistema emplea una arquitectura de doble especie (Rubidio y Cesio) para suprimir el crosstalk. Los átomos de datos y los mediadores ancilla se disponen en una cadena. La dinámica está gobernada por un Hamiltoniano que incluye impulsos láser globales que acoplan los estados de los qubits a los estados de Rydberg y las interacciones de van der Waals (vdW) entre átomos.
2. Diseño de Control Óptimo: Los autores utilizan Ingeniería de Impulsos de Ascenso de Gradiente (GRAPE) para diseñar impulsos láser óptimos en tiempo para puertas Controlled-Z (CZ). La optimización se dirige a:
   • Optimización temporal: Minimizar la duración de la puerta para reducir los errores de emisión espontánea.
   • Robustez: Incorporar restricciones para mitigar la sensibilidad a las variaciones en la fuerza de interacción causadas por el movimiento térmico. Esto se logra seleccionando números principales de Rydberg ($n$) y espaciamientos de red ($r_0$) específicos para crear potenciales de interacción localmente planos (donde $dB/dR \approx 0$) en la separación objetivo.
   • Desentrelazamiento: Asegurar que los átomos mediadores regresen a sus estados fundamentales, completamente desentrelazados de los qubits finales.
3. Integración Arquitectónica: El marco se aplica a dos casos de uso principales:
   • Puertas Transversales: Implementación de puertas CZ lógicas entre parches adyacentes de códigos de superficie (distancia $d$).
   • Lectura de Estabilizador de Largo Alcance: Ejecución de mediciones de estabilizador no locales para códigos qLDPC de alta tasa (códigos La-cross y de bicicleta bivariante).
4. Simulación y Benchmarking: Se realizan simulaciones numéricas a gran escala utilizando el simulador Stim y el Decodificador de Estadísticas Ordenadas de Propagación de Creencia (BPOSD). La arquitectura del bus estático se compara con una arquitectura equivalente que depende del transporte dinámico de átomos, modelando fuentes de ruido que incluyen emisión espontánea, movimiento térmico y calentamiento inducido por el transporte.

Contribuciones Clave

• Arquitectura de Bus Estático: Introducción de un marco modular donde el entrelazamiento de largo alcance es mediado por cadenas estáticas de átomos ancilla, eliminando la necesidad de transportar qubits durante las operaciones algorítmicas.
• Protocolos de Impulso Codiseñados: Desarrollo de impulsos de control suaves y óptimos en tiempo que logran altas fidelidades ($F \approx 0.999$) y duraciones de unos pocos cientos de nanosegundos. Estos protocolos consideran explícitamente la dinámica microscópica y la robustez contra errores motionales.
• Soporte para Códigos de Alta Tasa: Demostración de que la arquitectura soporta nativamente la conectividad no local requerida para los códigos qLDPC de alta tasa (La-cross y de bicicleta bivariante), permitiendo la extracción de síndromes eficiente sin la sobrecarga de $O(d)$ de la cirugía de red (lattice surgery) o el transporte de átomos.
• Vía hacia la Computación Universal: Esbozo de un enfoque híbrido donde los buses estáticos gestionan las operaciones de Clifford lógicas y la lectura de estabilizadores, mientras que el transporte de átomos se restringe a tareas de fondo (recarga de qubits y enrutamiento de fábricas de estados mágicos), desacoplando así el reloj algorítmico de la latencia de transporte.

Resultados

• Rendimiento de las Puertas: Los autores demuestran puertas CZ mediadas por bus con fidelidades que se acercan al 99.9% y duraciones de unos pocos cientos de nanosegundos. Para códigos de superficie de hasta distancia $d=11$, las puertas se logran con parámetros experimentales actuales ($n \approx 75$, $r_0 \approx 2.6$ $\mu$m). Se muestra que las extensiones a $d=25$ son factibles con estados de Rydberg más altos ($n \approx 95$) y un espaciamiento más estrecho ($r_0 \approx 1.7$ $\mu$m).
• Tasas de Error Lógico: Las simulaciones predicen que la arquitectura de bus estático produce una mejora de más de un orden de magnitud en las tasas de error lógico en comparación con las arquitecturas de transporte de átomos bajo parámetros de ruido realistas ($p \sim 10^{-3}$). La mejora es impulsada por la supresión de los errores de calentamiento motional, que actúan como cuello de botella en los enfoques basados en transporte.
• Métricas de Tiempo:
  • Códigos de Superficie: Los tiempos de las puertas transversales lógicas se predicen en $\sim 100$ $\mu$s, con tiempos de ciclo de QEC de $\sim 1$ ms para $d \lesssim 12$.
  • Códigos La-cross: Para códigos de $d=7$, la implementación estática logra tiempos de ciclo de QEC de $\sim 255$–$260$ $\mu$s, comparado con $\sim 1.6$–$2.0$ ms para implementaciones basadas en transporte (una aceleración de un orden de magnitud).
  • Códigos de Bicicleta Bivariante: La arquitectura estática reduce los tiempos de ciclo en un factor de dos en comparación con las implementaciones basadas en movimiento.
• Resiliencia al Ruido: El uso de codificación de doble especie y estados de Rydberg optimizados hace que las puertas sean intrínsecamente insensibles a pequeños desplazamientos atómicos, suprimiendo la infidelidad motional hasta el límite de la emisión espontánea.

Significado y Reivindicaciones
El artículo establece los buses atómicos estáticos como una alternativa práctica, rápida y de alta fidelidad al transporte de átomos para la computación cuántica tolerante a fallos (FTQC) escalable. Al confinar el transporte activo de átomos a las operaciones de fondo (reposición y enrutamiento de recursos), la arquitectura elimina eficazmente las latencias y el calentamiento inducidos por el transporte del ciclo de reloj algorítmico principal. Los autores afirman que este trabajo proporciona la primera evaluación cuantitativa integral del rendimiento lógico para una arquitectura de átomos estáticos, demostrando que puede satisfacer los exigentes requisitos de conectividad de la computación cuántica universal con tolerancia a fallos, superando significativamente a los enfoques de transporte dinámico en términos de velocidad y tasas de error. Los resultados sugieren que los buses estáticos permiten memorias lógicas eficientes, computación de Clifford y destilación de estados mágicos, formando una vía viable hacia la computación cuántica a gran escala.