Output-Stage Design Optimization for High-Sensitivity SiSeRO CCDs and SiSeRO Active Pixel Sensors

Resumen Técnico: Optimización del Diseño de la Etapa de Salida para CCD SiSeRO de Alta Sensibilidad y Sensores de Píxeles Activos SiSeRO

Planteamiento del Problema
Las futuras misiones de rayos X requieren detectores capaces de lograr simultáneamente altas tasas de fotogramas, bajo ruido de lectura y grandes formatos de imagen. Si bien los dispositivos de coeficiente de transferencia de carga (CCD) avanzados ofrecen una resolución de energía y de ruido superior en comparación con los CCD convencionales, sus tasas de fotogramas siguen limitadas por las arquitectías de lectura serial. Por el contrario, los sensores de píxeles activos (APS) basados en CMOS ofrecen una operación de alta velocidad, pero típicamente presentan niveles de ruido más altos o carecen de un ancho de banda de energía suficiente. La tecnología de Lectura de Sensibilidad de Electrón Único (SiSeRO), desarrollada en el MIT Lincoln Laboratory, aborda estas limitaciones permitiendo un rendimiento de ruido sub-electrónico mediante la Lectura No Destructiva Repetitiva (RNDR). Sin embargo, el rendimiento de los dispositivos SiSeRO actuales está limitado por la ganancia de la etapa de salida y el exceso de ruido de baja frecuencia. La optimización de estas características es crítica para el desarrollo de los próximos CCD SiSeRO de alta sensibilidad y para extender esta tecnología a APS de gran formato adecuados para misiones insignia como Lynx.

Metodología
Los autores utilizaron simulaciones TCAD de dos dimensiones Sentaurus para investigar la dependencia del rendimiento de la etapa de salida de SiSeRO respecto a parámetros clave del proceso y del dispositivo. El estudio se centró en el transistor MOSFET de canal enterrado tipo p fabricado sobre una región de puerta interna.

• Marco de Simulación: Se construyó un modelo 2D utilizando Synopsys Sentaurus, replicando el proceso de fabricación de los CCD SiSeRO de primera generación. La geometría incluyó un sustrato tipo p, un canal MOSFET enterrado tipo p, una puerta de polisilicio y una estructura de surco de puerta interna.
• Simulaciones Eléctricas: Las características corriente-voltaje se simularon utilizando modelos de transporte termodinámico a 300 K, incorporando movilidad dependiente del campo, correcciones cuánticas y recombinación de Shockley-Read-Hall. La transconductancia ($g_m$) se extrajo de las características de transferencia, y la ganancia del detector ($G_q$) se evaluó introduciendo carga discreta en la puerta interna y calculando el cambio resultante en la corriente de drenaje.
• Simulaciones de Ruido: El análisis de ruido se realizó utilizando el Método de Campo de Impedancia (IFM), contabilizando el ruido de difusión térmica, el ruido de trampas de interfaz y el ruido de defectos de volumen en un rango de frecuencia de 1 kHz a 10 MHz.
• Parámetros Estudiados: El estudio de optimización varió la dosis de implante del canal MOSFET, el espesor del óxido de puerta, la energía de implante del surco, el tamaño del surco, la ubicación del surco, la densidad de trampas de interfaz, la densidad de defectos de volumen y el dopaje de la puerta de polisilicon.

Contribuciones Clave y Resultados
El artículo presenta una optimización sistemática de la etapa de salida de SiSeRO, identificando vías de diseño específicas para mejorar la ganancia y reducir el ruido.

1. Optimización de la Transconductancia:

   • Dosis de Implante del Canal Enterrado: Aumentar la dosis mejora la conductividad del canal y la densidad de corriente, lo que conduce a una mayor transconductancia, aunque las ganancias se estancan con dosis más altas debido al aumento de la dispersión (scattering).
   • Espesor del Óxido de Puerta: Los óxidos de puerta más delgados mejoran significativamente el acoplamiento electrostático entre la puerta y el canal enterrado.
   • Resultado: El diseño optimizado logra valores de transconductancia superiores a 16 µS, una mejora sustancial respecto a los ~9 µS de la estructura original.

2. Optimización de la Ganancia:

   • Dosis de Implante del Canal: La ganancia aumenta de forma monotónica con la dosis del canal, aunque existen límites operativos para evitar una densidad de corriente excesiva.
   • Energía de Implante del Surco: Las energías de implante más bajas mejoran la ganancia al aumentar el cambio en la velocidad de los huecos en presencia de electrones almacenados.
   • Tamaño del Surco: La ganancia exhibe una dependencia no monotónica con el tamaño del surco; un ancho intermedio produce la ganancia máxima al equilibrar la capacitancia y el área de acoplamiento de carga.
   • Ubicación del Surco: La ganancia máxima se logra cuando el surco de la puerta interna se posiciona más cerca del lado del drenaje del canal. Esta ubicación maximiza el aumento del campo eléctrico y la aceleración de los huecos hacia el drenaje.
   • Resultado: La configuración optimizada aumenta la ganancia del detector de aproximadamente 511 pA/e (línea base) a cerca de 1100 pA/e.

3. Análisis de Ruido:

   • Ruido de Baja Frecuencia: Se identificó que los estados de defectos de volumen son la fuente dominante de ruido de baja frecuencia ($1/f$). Reducir estos defectos es crítico para futuras fabricaciones.
   • Ruido Térmico: El ruido térmico está fuertemente influenciado por la resistencia de la puerta de polisilicio. Las simulaciones demuestran que el uso de puertas de polisilicio altamente dopadas reduce significamente el ruido térmico en comparación con las puertas no dopadas.
   • Resultado: La estructura optimizada logra una densidad espectral de ruido térmico simulada de aproximadamente 0.5 pA/$\sqrt{\text{Hz}}$, una mejora de varias veces respecto a los diseños no dopados.

Significancia y Trabajo Futuro
El artículo sostiene que estas optimizaciones basadas en simulaciones proporcionan una vía clara para mejorar la sensibilidad y la velocidad de los dispositivos SiSeRO. La principal significancia radica en la capacidad de duplicar la ganancia del detector al tiempo que se mejora la transconductancia y se reduce el ruido, elementos esenciales para cumplir con los estrictos requisitos de las futuras misiones de rayos X.

Además, los autores discuten las implicaciones para los Sensores de Píxeles Activos (APS) SiSeRO. Proponen una arquitectura de píxel dual-SiSeRO donde dos nodos de detección se conectan mediante un canal de transferencia de electrones común, permitiendo la operación RNDR mediante la medición simultánea de los estados de señal y referencia. Este diseño tiene como objetivo combinar el rendimiento probado en rayos X de los CCD con las ventajas arquitectónicas de los APS, tales como la lectura de región de interés y una mejor resistencia a la radiación.

El trabajo futuro delineado en el artículo incluye:

• Desarrollar simulaciones de proceso TCAD tridimensionales para píxeles dual-SiSeRO.
• Investigar potenciales de surco más profundos y dosis de implante incrementadas para asegurar la confinación de carga durante las operaciones de transferencia en dispositivos APS.
• Validar la operación RNDR de dual-SiSeRO y optimizar el ancho del canal y el aislamiento del nodo de detección.

Los autores concluyen que estas simulaciones constituyen la base fundamental para el diseño y desarrollo de futuros detectores de imagen rápidos, de gran formato y de sensibilidad de un solo electrón.