🔬 materials science

Analogue Phase Change Computational Memory with High Precision Reads and Energy Efficient Writes

Este artículo presenta una arquitectura de dispositivo de memoria de cambio de fase compacta que supera las compensaciones tradicionales al combinar un volumen de conmutación activo ultra-confinado con una película delgada no aislante para lograr una alta precisión computacional (aproximándose a 6 bits), valores de conductancia bajos y escrituras de bajo consumo energético utilizando materiales convencionales.

Autores originales: Ghazi Sarwat Syed, Loris Coccia, Vara Prasad Jonnalagadda, Antonio Massimiliano Mio, Asit Ray, Matthew BrightSky, Abu Sebastian

Publicado 2026-09-01

📖 6 min de lectura🧠 Análisis profundo

CC BY 4.0

Autores originales: Ghazi Sarwat Syed, Loris Coccia, Vara Prasad Jonnalagadda, Antonio Massimiliano Mio, Asit Ray, Matthew BrightSky, Abu Sebastian

Artículo original bajo licencia CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta es una explicación generada por IA del artículo a continuación. No ha sido escrita ni avalada por los autores. Para mayor precisión técnica, consulte el artículo original. Leer descargo de responsabilidad completo

La computación ha dependido durante mucho tiempo de una separación entre dónde se almacenan los datos y dónde se procesan. En una computadora estándar, el cerebro de la máquina debe transportar constantemente información de ida y vuelta hacia la memoria, un viaje que consume enormes cantidades de energía y ralentiza el rendimiento. Para superar este cuello de botella, los científicos han estado explorando un enfoque diferente llamado computación en memoria, donde la propia memoria realiza los cálculos. Este método es particularmente prometedor para la inteligencia artificial, que requiere cantidades masivas de operaciones matemáticas para reconocer patrones y tomar decisiones. La memoria ideal para esta tarea sería capaz de contener un rango continuo de valores, de forma muy similar a un interruptor de regulación (dimmer) en lugar de una simple luz de encendido y apagado, lo que le permitiría imitar las complejas conexiones que se encuentran en el cerebro humano. Sin embargo, construir un dispositivo lo suficientemente pequeño como para empaquetar millones de estas unidades juntas, siendo al mismo tiempo lo suficientemente preciso para calcular con exactitud y lo suficientemente eficiente para funcionar sin sobrecalentarse, ha demostrado ser un desafío formidable.

Un equipo de investigadores de IBM Research y del Consejo Nacional de Investigación de Italia ha presentado ahora un nuevo diseño para un dispositivo de memoria que aborda estas demandas conflictivas. Se centraron en un tipo de memoria conocida como memoria de cambio de fase, que almacena información cambiando un material especial entre dos estados físicos: un estado desordenado, de tipo vítreo, y un estado ordenado, de tipo cristalino. Al controlar cuidadosamente cuánto de este material se encuentra en el estado vítreo, el dispositivo puede contener diferentes niveles de conductancia eléctrica, almacenando efectivamente un número. El objetivo de los investigadores era crear una versión de esta memoria que utilice muy poca potencia para escribir nueva información y que pueda leerse con extrema precisión, todo ello ocupando un espacio diminuto.

El núcleo de su innovación reside en la arquitectura física del dispositivo. En lugar de la forma vertical tradicional utilizada en la mayoría de los chips de memoria, que se asemeja a un hongo, diseñaron una estructura con una capa de material de cambio de fase ultra fina, de solo unos 5 nanómetros de espesor. Esta capa se sitúa entre un electrodo inferior y un espaciador dieléctrico, pero, crucialmente, descansa sobre una capa de proyección aún más delgada y no aislante hecha de carbono amorfo. Esta capa de proyección actúa como un puente continuo que abarca todo el ancho del dispositivo. Cuando los investigadores aplican un breve e intenso estallido de electricidad para cambiar el material, derriten una pequeña región circular de la capa de cambio de fase justo encima del electrodo inferior, convirtiéndola en el estado vítreo. La corriente eléctrica fluye entonces a través de este pequeño círculo vítreo y la capa de proyección circundante, que están conectados en paralelo. Debido a que la capa de proyección es continua y altamente conductora, dicta el comportamiento eléctrico general del dispositivo, asegurando que la corriente se mantenga baja y estable.

Esta disposición específica permite que el dispositivo alcance un nivel de precisión que antes era difícil de alcanzar. Los investigadores demostraron que podían programar el dispositivo para mantener valores de conductancia distintos con una precisión cercana a los seis bits, lo que significa que puede distinguir de forma fiable entre 64 niveles diferentes de resistencia. En términos prácticos, esta alta precisión es esencial para realizar los complejos cálculos de matrices requeridos por la inteligencia artificial. Además, el diseño reduce drásticamente la energía necesaria para escribir datos. El equipo midió la corriente necesaria para cambiar el dispositivo y descubrió que podía ser tan baja como 90 microamperios, una caída significativa respecto a los cientos de microamperios que suelen necesitar los diseños más antiguos. Esta reducción se logra porque la geometría ultra fina confina el calor generado por la corriente eléctrica de forma tan estrecha que solo derrite el pequeño volumen necesario de material, haciendo que el proceso de calentamiento sea increíblemente eficiente.

Más allá de la eficiencia y la precisión, el nuevo dispositivo resuelve un problema importante conocido como inestabilidad temporal. En muchas tecnologías de memoria, el valor almacenado tiende a derivar con el tiempo o a fluctuar debido al ruido eléctrico aleatorio, lo que introduce errores en los cálculos. Los investigadores descubrieron que su diseño, con su capa de proyección continua, suprime significativamente estas fluctuaciones. Observaron que la deriva en los valores almacenados se redujo en un factor de veinte en comparación con los dispositivos convencionales, y el ruido aleatorio se redujo en un factor de cuatro. Esta estabilidad significa que el dispositivo puede mantener su estado programado de forma fiable, incluso a temperaturas elevadas, asegurando que los cálculos realizados por la memoria sigan siendo precisos a lo largo del tiempo.

Para demostrar que estos dispositivos individuales podrían trabajar juntos en un sistema real, el equipo construyó una pequeña cuadrícula, o matriz de barras cruzadas (crossbar array), que contiene sesenta y cuatro de estas unidades. Conectaron cada celda de memoria a un transistor que actúa como interruptor, lo que les permite controlar y leer las celdas individualmente. Luego probaron la matriz programándola con un conjunto de pesos y realizando una operación matemática conocida como multiplicación de matriz-vector, que es el bloque de construcción fundamental de la inferencia de redes neuronales. Los resultados fueron sorprendentes: el sistema de hardware logró una precisión computacional efectiva de más de cinco bits. Este nivel de exactitud es una mejora sustancial respecto a los sistemas actuales de vanguardia, que normalmente solo alcanzan tres o cuatro bits de precisión. El éxito de este experimento sugiere que la nueva arquitectura no es solo un concepto teórico, sino un camino viable hacia la construcción de sistemas de computación densos, de bajo consumo y alta precisión que algún día podrían alimentar la próxima generación de la inteligencia artificial.

Los investigadores también exploraron variaciones de este diseño para llevar el rendimiento aún más lejos. Al modificar el electrodo inferior para que penetre directamente en la pila de materiales, creando una configuración de contacto de borde, lograron reducir la corriente de programación a aproximadamente 50 microamperios. Este cambio aumentó la densidad de potencia local en el punto de contacto, haciendo que el calentamiento fuera aún más eficiente. A lo largo de estos experimentos, el equipo utilizó materiales estándar sin dopar que son compatibles con los procesos de fabricación existentes, lo que indica que esta tecnología podría integrarse en las líneas de producción actuales sin requerir métodos de fabricación completamente nuevos. Aunque el estudio se centró en una prueba de concepto específica, los resultados proporcionan una hoja de ruta clara para superar las compensaciones entre densidad, energía y precisión que durante mucho tiempo han obstaculizado el desarrollo de la computación en memoria.

Resumen Técnico: Memoria Computacional de Cambio de Fase Analógica con Lecturas de Alta Precisión y Escritura Eficiente en Energía

Planteamiento del Problema
Las tecnologías de memoria resistiva, particularmente la Memoria de Cambio de Fase (PCM), ofrecen un potencial significativo para la computación analógica en memoria (IMC), específicamente para acelerar la multiplicación de matriz-vector (MVM) en redes neuronales profundas. Sin embargo, la realización de una arquitectura de dispositivo que logre simultáneamente alta precisión computacional, eficiencia energética y alta densidad de integración se ha visto obstaculizada por compromisos inherentes. Los dispositivos PCM convencionales enfrentan desafíos que incluyen:

Corrientes de Programación Elevadas: Las grandes corrientes de escritura requieren dispositivos selectores grandes, lo que limita la densidad de integración.
Valores de Conductancia Altos: La alta conductancia absoluta aumenta el consumo de energía durante la MVM y exacerba las no idealidades como las caídas de voltaje parásitas en arreglos de crossbar.
No Idealidades Temporales: La deriva de la conductancia (disminución progresiva de la conductancia en el estado RESET) y el ruido de lectura (fluctuaciones aleatorias) limitan la precisión numérica alcanzable y el número de estados discretos fiables.
Restricciones de Materiales: Si bien la optimización de la composición del material (por ejemplo, dopaje, superredes) ha mostrado ser prometedora, a menudo complica la integración de procesos. Por el contrario, simplemente reducir el volumen del material de cambio de fase para bajar las corrientes puede degradar el comportamiento analógico y promover la segregación elemental.

Metodología
Los autores proponen y demuestran una arquitectura de dispositivo de memoria de cambio de fase compacta diseñada para resolver estos compromisos mediante el confinamiento geométrico y una innovación estructural específica:

Arquitectura del Dispositivo: El dispositivo presenta una película de material de cambio de fase (PCM) ultra delgada (aprox. 5 nm) sándwich entre un electrodo inferior confinado y un espaciador dieléctrico. Crucialmente, un revestimiento de proyección (liner) no aislante y ultra delgado (carbono amorfo, 3 nm) se coloca entre el electrodo inferior y el PCM, abarcando toda la extensión lateral del dispositivo.
Mecanismo de Operación: Un pulso RESET de alta corriente y corta duración amorfiza una región del PCM adyacente al electrodo inferior. La conductancia del dispositivo está determinada por la combinación en paralelo del volumen de PCM amorfo y el revestimiento de proyección. El revestimiento dicta la conductancia de lectura, suprimiendo eficazmente las fluctuaciones temporales.
Modelado: Los autores desarrollaron un modelo analítico que incorpora propiedades de materiales de volumen e interfaz (conductividades del PCM amorfo, del revestimiento y del PCM cristalino) y parámetros geométricos. El modelo predice una dependencia logarítmica inversa de la conductancia sobre el radio amorfo y destaca el papel dominante de la resistencia de contacto del revestimiento en la eficacia de la proyección.
Fabricación: Se fabricaron prototipos de dispositivos utilizando GST (Ge2Sb2Te5) sin dopar convencional y se integraron con transistores n-MOS como selectores en un arreglo de crossbar integrado en la parte posterior (configuraciones de 10×8 y 10×10). Las variaciones incluyeron electrodos inferiores no planificados que penetran el stack para minimizar aún más el área de contacto.
Caracterización: Los dispositivos fueron probados para curvas de programación, retención, resistencia (endurance), deriva de conductancia, ruido de lectura y dependencia de la temperatura. Se realizaron experimentos de MVM implementados en hardware para evaluar la precisión computacional.

Contribuciones Clave y Resultados

Eficiencia Energética y Baja Conductancia: La arquitectura logra un continuo de estados analógicos con corrientes de inicio de programación reducidas a ~90 µA (frente a ~500 µA en dispositivos tipo hongo convencionales) y valores de conductancia SET por debajo de 50 µS. Esto representa una mejora de >10x tanto en la corriente de inicio como en la conductancia SET, manteniendo una ventana de programación de >10x.
Supresión de No Idealidades:
- Deriva: La deriva de la conductancia en los estados RESET se suprime en un factor de hasta 20 en comparación con los dispositivos GST tipo hongo. La energía de activación efectiva ( $E_{a,eff}$ ) se aproxima a la del revestimiento en lugar de la del GST amorfo, lo que indica que el revestimiento domina el transporte.
- Ruido de Lectura: Las fluctuaciones temporales se reducen significativamente, lo que conduce a una mejora de la relación señal-ruido (SNR) de 4x en comparación con los dispositivos convencionales.
Precisión Computacional:
- Precisión Dependiente del Estado: Los estados de conductancia que exhiben una fuerte proyección logran una precisión computacional que excede los 6 bits.
- Rendimiento a Nivel de Sistema: Las operaciones MVM implementadas en hardware en el arreglo de crossbar demostraron más de 5 bits de precisión computacional efectiva. Esto supera a los sistemas de memoria computacional de vanguardia, que típicamente reportan 3–4 bits.
Resistencia (Endurance): Los dispositivos demostraron una resistencia que supera el millón de ciclos RESET, una mejora de 100x sobre las composiciones de GST sin dopar, atribuida a la supresión de la segregación elemental mediante el confinamiento físico.
Optimización Geométrica: Reducir aún más el área de contacto mediante la penetración del electrodo inferior en el stack redujo las corrientes de programación a ~50 µA, preservando al mismo tiempo los estados de baja conductancia y las características de deriva.

Significancia y Reivindicaciones
El artículo afirma que esta arquitectura de dispositivo proporciona una vía viable hacia una memoria resistiva de baja potencia y alta densidad para IMC sin requerir composiciones de materiales exóticos. Al combinar el ultra-confinamiento para la eficiencia electro-térmica con un revestimiento de proyección no aislante para suprimir las no idealidades temporales, el diseño permite:

Alta Precisión: Lograr >5 bits de precisión computacional efectiva utilizando GST estándar sin dopar.
Escalabilidad: El diseño es compatible con los procesos de fabricación convencionales y se alinea con las tendencias de escalado litográfico, ya que la reducción del radio del electrodo inferior reduce proporcionalmente la huella del dispositivo.
Practicidad: El enfoque aborda la necesidad crítica de bajos valores de conductancia y bajas corrientes de programación simultáneamente, superando las limitaciones de estrategias previas que a menudo sacrificaban una métrica por la otra.

Los autores señalan que, si bien el mecanismo de proyección reduce la aparente ventana de memoria basada en la resistencia ( $R_{RESET}/R_{SET}$ ), esto es menos crítico para la IMC donde la separación y estabilidad de la conductancia son las métricas primarias. El trabajo establece una base para futuras mejoras mediante la reducción adicional del espesor, la ingeniería de electrodos y la exploración de composiciones de materiales alternativas como superredes o nanocompuestos.

Más como este