Investigation of the RF Performance of n-JL (Junctionless) CombFETwith Ambient Temperature Variations

Resumen Técnico: Investigación del Rendimiento de RF de un n-JL (Junctionless) CombFET con Variaciones de la Temperatura Ambiente

Planteamiento del Problema
A medida que las dimensiones de los transistores entran en el régimen de escalado profundo (sub-5 nm), lograr un fuerte control electrostático es crítico para mitigar los efectos de canal corto. Aunque las arquitecturas de Puerta-Todo-el-Entorno (GAA) ofrecen una integridad electrostática superior, los requisitos de corriente de accionamiento para los futuros sistemas 6G a menudo requieren canales apilados verticalmente. Sin embargo, aumentar el número de canales apilados exacerba la capacitancia parásita y la complejidad del proceso. Para abordar esto, la arquitectura CombFET integra canales tipo Fin con canales GAA apilados verticalmente para mejorar la capacidad de accionamiento de corriente y el rendimiento de RF sin aumentar la huella de diseño (layout). A pesar de estas ventajas, los dispositivos que operan en entornos de alto rendimiento enfrentan un estrés térmico significativo. Las variaciones de la temperatura ambiente influyen críticamente en la estabilidad electrotérmica, la movilidad de los portadores, las corrientes de fuga y las figuras de mérito de RF. Si bien los efectos de la temperatura se han analizado para FinFETs y estructuras JL-GAA, las investigaciones sobre la sensibilidad térmica de los n-JL-CombFETs siguen siendo limitadas, lo que crea una breancia en la comprensión de su robustez para aplicaciones de alta frecuencia de próxima generación.

Metodología
Este estudio emplea una investigación numérica utilizando simulaciones 3D TCAD bien calibradas (Synopsys TCAD SDE) para analizar el impacto de la temperatura ambiente en un n-Junctionless (JL)-CombFET con una longitud de canal de 14 nm. El marco de simulación incorpora:

• Estructura del Dispositivo: Un canal con forma de peine con una sola aleta (fin) y múltiples puentes, rodeado por una pila de puerta (gate stack).
• Modelos Físicos: El transporte de portadores se modela mediante el enfoque hidrodinámico para capturar el flujo de energía y los efectos no locales. El confinamiento cuántico se incluye mediante el potencial eQuantum para espesores de puente inferiores a 10 nm. Las variaciones de movilidad se gestionan mediante el modelo PhuMob, mientras que el modelo oldSlotboom corrige la densidad de portadores en regiones altamente dopadas. La recombinación de Shockley-Read-Hall (SRH) se tiene en cuenta.
• Calibración: Los modelos se calibran frente a resultados experimentales de la literatura existente (Ref. [17]) ajustando los parámetros de Phumob (mumax, mumin), la función de trabajo y las cargas atrapadas.
• Variables: El estudio evalúa las métricas de RF a través de un rango de temperatura de 280 K a 380 K. El espacio de la aleta ($F_g$) se varía en cuatro pasos de 5 nm a 22 nm para determinar el rendimiento óptimo bajo diferentes condiciones de estrés térmico. Los parámetros del dispositivo siguen las directrices de IRDS, con una longitud de canal ($L_g$) de 14 nm y concentraciones de dopaje de $1 \times 10^{19} \text{ cm}^{-3}$.

Resultados Clave
Los resultados de la simulación demuestran una degradación constante en el rendimiento de RF a medida que la temperatura ambiente aumenta de 280 K a 380 K:

• Características DC: En el estado ON, la corriente de drenaje pico ($I_d$) disminuye de $5.5 \times 10^{-5}$ A a $4.4 \times 10^{-5}$ A (una reducción de aproximadamente el 15%), y la transconductancia pico ($g_m$) cae aproximadamente un 18%. Esto se atribuye al predominio de la dispersión por fonones que reduce la movilidad de los portadores. Por el contrario, la fuga en el estado OFF aumenta debido a la generación térmica de portadores mejorada.
• Coeficiente de Temperatura Cero (ZTC): Se extrajo un punto de ZTC, donde los desplazamientos del voltaje de umbral inducidos por la temperatura y la degradación de la movilidad se compensan entre sí, para todos los espacios de aleta. El rendimiento óptimo de ZTC tanto para $I_d$ como para $g_m$ se observó en un espacio de aleta de 10 nm.
• Capacitancia y Ganancia: La capacitancia de puerta máxima ($C_{gg\_max}$) disminuye entre un 13 y un 19% con el aumento de la temperatura. El Factor de Generación de Transconductancia (TGF), que representa la eficiencia de la transconductancia, declina casi un 28% (de ~40 $V^{-1}$ a ~29 $V^{-1}$).
• Figuras de Mérito de RF:
  • Frecuencia de Corte ($f_T$): $f_T$ cae aproximadamente un 11.4% (de 350 GHz a 310 GHz) a medida que la temperatura aumenta. La $f_T$ máxima para un espacio de aleta de 5 nm disminuye de ~345 MHz a ~330 MHz, mientras que un espacio de 22 nm muestra una caída más significativa de ~165 MHz a ~145 MHz.
  • Frecuencia Máxima de Oscilación ($f_{max}$): $f_{max}$ se degrada de ~600 GHz a ~530 GHz a 280 K y 380 K respectivamente para un espacio de aleta de 5 nm.
  • Producto de Frecuencia de Transconductancia (TFP): El TFP pico se reduce aproximadamente un 21% (de ~2900 GHz/V a ~2300 GHz/V) en el rango de temperatura.
  • Ganancia Máxima Disponible (MAG): La MAG disminuye de ~70 dB a ~65 dB en el régimen de baja frecuencia, ocurriendo el cruce de 0 dB en frecuencias más bajas para temperaturas más altas.

Significancia y Reivindicaciones
El artículo afirma que la arquitectura n-JL-CombFET preserva la integridad electrostática incluso bajo estrés térmico, lo que la convierte en un candidato robusto para aplicaciones de alta frecuencia 6G. Sin embargo, el estudio subraya que el rendimiento es altamente sensible a la temperatura ambiente, impulsado principalmente por la degradación de la movilidad de los portadores.

La contribución principal de este trabajo es la identificación del espacio de la aleta como un parámetro ajustable para optimizar el rendimiento del dispositivo bajo variables condiciones térmicas. Específicamente, los autores concluyen que un espacio de aleta de 10 nm produce el mayor rendimiento de ZTC, permitiendo la optimización del rendimiento de RF bajo diferentes temperaturas ambiente. Los hallazgos resaltan la necesidad de estrategias de diseño conscientes de la temperatura en la integración 3D monolítica para mitigar los efectos adversos de las elevadas temperaturas de operación sobre la eficiencia de RF. Si bien el dispositivo es prometedor bajo condiciones térmicas controladas, su idoneidad para entornos de alta temperatura es limitada sin tales optimizaciones estructurales.