A Security-Aware Nonlinearity Study of FPGA-Based Time-to-Digital Converters for Quantum Key Distribution Systems

Cet article propose des stratégies de mitigation au niveau de la puce pour réduire la non-linéarité intrinsèque des convertisseurs temps-numérique basés sur FPGA, démontrant ainsi une amélioration significative du taux d'erreur quantique et de la fraction secrète dans les systèmes de distribution de clés quantiques.

L'essentiel

🌟 Le Titre : Quand les horloges des ordinateurs font des "bêtises" dans la cryptographie quantique

Imaginez que vous et votre ami (appelons-le Bob) essayez de créer un code secret ultra-sécurisé en utilisant des particules de lumière (des photons). C'est ce qu'on appelle la Distribution de Clés Quantiques (QKD). Pour que cela fonctionne, vous devez être capable de dire exactement quand un photon arrive, avec une précision incroyable.

Pour mesurer ce temps, on utilise un petit composant électronique dans un FPGA (un type de circuit électronique reconfigurable) appelé TDC (Convertisseur Temps-Nombre). C'est l'horloge de votre système.

🚧 Le Problème : La route n'est pas toujours plate

Dans un monde parfait, cette horloge avancerait de manière parfaitement régulière, comme un métronome. Chaque "tic" prendrait exactement la même durée.

Mais dans la réalité, à l'intérieur du circuit électronique, la route que parcourt le signal n'est pas lisse. C'est comme si vous conduisiez sur une route de montagne :

• Parfois, la route est très large (un "tic" dure trop longtemps).
• Parfois, il y a un trou (un "tic" est manquant).
• Parfois, la route est trop étroite (un "tic" passe trop vite).

Les ingénieurs appellent cela la non-linéarité. Jusqu'à présent, on pensait que c'était juste un problème de "calibration" (comme régler une montre qui avance trop vite). On disait : "Pas de panique, on va corriger les chiffres dans le logiciel après coup."

Mais cette étude dit : "Attendez !"

Dans le monde quantique, si votre horloge a des trous ou des bosses, cela crée un risque de sécurité. Si vous ne savez pas exactement où se trouve le photon, vous devez élargir votre fenêtre de temps pour ne pas le rater. Mais en élargissant cette fenêtre, vous risquez de confondre un vrai photon avec du bruit de fond (des photons parasites). Cela augmente le taux d'erreur et, pire, peut permettre à un espion de se faufiler sans être détecté.

🛠️ La Solution : Réparer la route, pas juste le GPS

L'équipe de chercheurs (de l'Université technique de Munich) a décidé de ne pas se contenter de corriger les chiffres après coup. Ils ont voulu réparer la route elle-même avant même que le signal ne passe.

Ils ont utilisé deux astuces ingénieuses sur le circuit électronique :

1. L'astuce des "Ralentisseurs" (LUT) : Imaginez que vous avez un passage trop rapide. Au lieu de le laisser tel quel, vous ajoutez un petit ralentisseur (un petit composant appelé LUT) pour ralentir le signal juste à cet endroit précis. C'est comme ajouter un dos d'âne artificiel pour égaliser la vitesse.
2. L'astuce de l'Organisation (Placement) : Parfois, les composants sont placés au hasard sur la puce, ce qui crée des routes de travers. Les chercheurs ont forcé l'ordinateur à placer les composants les uns à côté des autres, comme des soldats alignés parfaitement, pour éviter que le signal ne fasse des détours inutiles.

📊 Les Résultats : Un code plus sûr

Ils ont testé cela sur deux types de circuits différents. Voici ce qu'ils ont observé :

• Avant : La route était pleine de bosses. Les erreurs de temps étaient importantes.
• Après : La route est beaucoup plus lisse. Les "tics" sont plus réguliers.

Même si l'amélioration semble petite en pourcentage (environ 14% à 21% de réduction des erreurs), dans le monde de la cryptographie quantique, c'est énorme.

L'analogie finale :
Imaginez que vous essayez d'attraper des papillons dans un filet.

• Sans réparation : Votre filet a des trous énormes. Vous devez le tenir très grand pour attraper les papillons, mais vous attrapez aussi beaucoup de feuilles mortes (bruit). Votre panier est plein de déchets.
• Avec réparation : Vous avez réparé les trous du filet. Vous pouvez le tenir plus petit et plus précis. Vous attrapez presque uniquement les vrais papillons.

💡 La Conclusion en une phrase

Cette recherche nous apprend que pour les systèmes de sécurité quantique, il ne suffit pas de corriger les erreurs avec des logiciels après coup ; il faut s'assurer que le matériel (le circuit électronique) est physiquement bien construit dès le départ, car une horloge imparfaite peut affaiblir la sécurité de tout le système.

Résumé technique

1. Problématique

Les systèmes de Distribution de Clés Quantiques (QKD) reposent sur une détection précise des photons uniques pour identifier les coïncidences et générer des clés secrètes. Dans ces systèmes, les convertisseurs temps-numérique (TDC) basés sur FPGA sont de plus en plus utilisés pour leur flexibilité et leur faible coût.

Cependant, une problématique majeure subsiste : la non-linéarité intrinsèque des chaînes de retard (delay lines) dans les FPGA.

• Approche traditionnelle : La non-linéarité est généralement traitée comme un problème de calibration, corrigé a posteriori par des méthodes statistiques (moyennage, tables de correction LUT) pour améliorer la précision globale.
• Le manque de sécurité : En QKD, les distorsions temporelles déterministes (non-linéarités brutes) avant calibration peuvent avoir des conséquences critiques. Elles peuvent élargir la fenêtre de coïncidence nécessaire pour capturer les événements valides, ce qui augmente le taux de coïncidences accidentelles et, par conséquent, le Taux d'Erreur Quantique (QBER). Un QBER plus élevé réduit directement le taux de clé secrète et la sécurité du système.
• Hypothèse de travail : Les auteurs postulent que la non-linéarité brute (non corrigée) doit être considérée comme un paramètre de sécurité, car elle impose une incertitude temporelle déterministe qui ne peut pas être entièrement éliminée par le traitement logiciel.

2. Méthodologie

L'étude adopte une approche hybride combinant modélisation analytique et optimisation matérielle au niveau de la trame FPGA (fabric-level).

A. Modélisation Analytique (Impact sur le QBER)

Les auteurs développent un modèle conservateur reliant la non-linéarité du TDC aux métriques de sécurité QKD :

1. Fenêtre de coïncidence effective : La fenêtre de coïncidence ($\Delta t_{eff}$) est définie comme la somme de la fenêtre nominale ($\Delta t_0$) et de l'erreur intégrale non-linéaire (INL) pic-à-pic du TDC ($W_{INL,pp}$). Cela suppose le pire des cas où la logique de coïncidence doit tolérer toute la distorsion brute.
2. Calcul du QBER : Le modèle intègre cette fenêtre élargie pour calculer le taux de coïncidences accidentelles ($C_{acc}$) et le QBER résultant. L'objectif est de quantifier l'augmentation du QBER ($\Delta QBER_{TDC}$) due uniquement à la non-linéarité du TDC, en isolant les autres sources de bruit (jitter des détecteurs, etc.).

B. Stratégies d'Atténuation Matérielle

Au lieu de se fier uniquement à la calibration logicielle, les auteurs proposent des modifications physiques au niveau du FPGA (Zynq-7000) :

1. Injection de retard par LUT (Look-Up Tables) :
   • Des inverseurs configurés via des LUT sont insérés dans la chaîne de retard.
   • L'objectif est de "façonner" le retard localement pour élargir les bins trop étroits (bins quasi-nuls) et lisser les variations abruptes.
   • Cela permet de transformer des bins non observables en bins mesurables, améliorant ainsi la linéarité différentielle (DNL) locale.
2. Contraintes de placement (Placement Constraints) :
   • Application de contraintes manuelles (LOC) pour forcer la chaîne de retard et les bascules (DFF) à rester dans la même région d'horloge (évitant les Clock Region Crossings ou CRC).
   • Alignement strict des LUT d'injection et des DFF d'échantillonnage dans les mêmes tranches (slices) pour minimiser les artefacts de routage.

C. Validation Expérimentale

Deux TDC open-source sont implémentés et testés sur un FPGA Zynq-7020 :

• TDC-1 : Chaîne longue (996 bins, 100 MHz), sensible aux effets de routage sur de longues distances.
• TDC-2 : Chaîne courte (4 x 96 bins, 260 MHz), utilisée pour valider l'approche sur une architecture différente.
  Les performances sont évaluées avant et après optimisation, puis les paramètres mesurés sont injectés dans le modèle de QBER.

3. Contributions Clés

1. Modèle de sécurité conservateur : Développement d'un modèle analytique démontrant comment la non-linéarité déterministe (INL pic-à-pic) et l'incertitude temporelle aléatoire se propagent pour élargir la fenêtre de coïncidence et dégrader le QBER.
2. Méthode d'atténuation matérielle : Proposition d'une technique de "façonnage de retard" (delay shaping) combinant injection de retard par LUT et contraintes de placement strictes. Cette méthode s'attaque à la source physique de la non-uniformité plutôt qu'à ses symptômes via la calibration.
3. Évaluation de l'impact sur la sécurité : Démonstration que la réduction de la non-linéarité brute se traduit directement par une amélioration du taux de clé secrète, même sans recalibration logicielle complexe.

4. Résultats

Les expériences sur les deux architectures TDC montrent des améliorations significatives :

• Réduction de la non-linéarité :
  • TDC-1 (Longue chaîne) : Réduction de 21 % de l'INL pic-à-pic (de 280,2 ps à 215,7 ps) et de 25 % de l'incertitude temporelle en un seul tir ($\sigma_{TDC}$). La DNL maximale est réduite de 64,3 ps à 20,2 ps.
  • TDC-2 (Courte chaîne) : Réduction de 14 % de l'INL et de 16 % de $\sigma_{TDC}$.
• Impact sur le QBER :
  • Pour TDC-1 (couplé à un détecteur SPAD), le QBER induit par le TDC est réduit de 1,71 % à 1,32 % (réduction relative de 22,8 %) à un taux de comptage élevé.
  • Pour TDC-2 (couplé à un détecteur SNSPD), le QBER induit passe de 0,95 % à 0,81 % (réduction de 14,7 %).
• Gain sur la fraction secrète :
  • Bien que les réductions absolues de QBER semblent faibles, elles ont un impact non négligeable sur la fraction de clé secrète (secret fraction).
  • Pour TDC-2, une réduction de QBER de 0,14 % (de 6,77 % à 6,63 %) entraîne une amélioration relative de 3,7 % de la fraction secrète.
  • Pour TDC-1, l'amélioration estimée atteint 14,2 % de la fraction secrète.

5. Signification et Conclusion

Cette étude établit un lien crucial entre les imperfections matérielles brutes des FPGA et la sécurité cryptographique des systèmes QKD.

• Changement de paradigme : Elle démontre que la non-linéarité des TDC FPGA ne doit pas être considérée uniquement comme un problème de précision à corriger par logiciel, mais comme un facteur de sécurité qui doit être minimisé au niveau matériel.
• Efficacité des solutions matérielles : Les stratégies de façonnage de retard par LUT et de contraintes de placement sont efficaces pour réduire les irrégularités sévères des largeurs de bins, offrant une base plus robuste pour les systèmes QKD, en particulier dans des environnements où la calibration complète est difficile ou insuffisante.
• Implication future : Les auteurs concluent que pour les implémentations QKD sensibles au temps, la non-linéarité brute des TDC FPGA mérite une considération explicite dans la conception matérielle pour garantir les marges de sécurité requises. Des expériences QKD en espace libre sont suggérées pour valider ces résultats dans des conditions réelles.