Sub-kelvin thermal conductivity of substrates and on-chip routing in quantum integrated systems

Cette étude caractérise expérimentalement la conductivité thermique de divers matériaux de substrat et de routage sur puce à des températures inférieures au kelvin, révélant que le silicium à haute résistivité offre des performances thermiques supérieures et que, bien que les lignes de routage améliorent la conductance dans le plan, le substrat demeure le chemin thermique dominant, soulignant ainsi l'importance critique du choix des matériaux et de l'intégration 3D pour une gestion thermique efficace des systèmes quantiques à grande échelle.

L'essentiel

Imaginez que vous essayez de construire un ordinateur ultra-rapide et ultra-sensible qui ne fonctionne que lorsqu'il est plus froid que l'espace extérieur. Il s'agit d'un ordinateur quantique. Pour le faire fonctionner, vous devez entasser des millions de minuscules interrupteurs électroniques (qubits) et leur « cerveau » (électronique de commande) les uns à côté des autres sur une seule puce.

Mais voici le problème : le « cerveau » chauffe, même lorsqu'il fait glacial. Si cette chaleur s'échappe vers les interrupteurs sensibles, l'ordinateur tombe en panne. Les scientifiques de cet article ont posé une question simple : « Que devient la chaleur lorsqu'elle traverse les matériaux que nous utilisons pour construire ces puces à des températures proches du zéro absolu ? »

Voici ce qu'ils ont découvert, expliqué avec quelques analogies du quotidien.

1. L'autoroute contre le chemin de terre (Matériaux de substrat)

Le « substrat » est le matériau de base sur lequel repose la puce, comme les fondations d'une maison. L'équipe a testé quatre types de fondations différents :

• Silicium à haute résistivité : Imaginez cela comme une super-autoroute. À ces températures glaciales, la chaleur (qui se déplace sous forme de minuscules vibrations appelées « phonons ») traverse ce matériau très facilement. C'est le meilleur pour évacuer la chaleur.
• Silicium à basse résistivité : C'est comme un chemin de terre plein de nids-de-poule. Parce que ce silicium contient des « impuretés » supplémentaires (dopants) ajoutées pour des raisons électriques, ces impuretés agissent comme des ralentisseurs. Elles percutent les vibrations de la chaleur, les ralentissant considérablement. Il est environ 100 fois moins efficace pour évacuer la chaleur que la version à haute résistivité.
• Saphir et verre borosilicaté : Ce sont comme des sentiers étroits et cahoteux. Ils conduisent la chaleur, mais pas aussi bien que l'autoroute en silicium. Fait intéressant, le sentier de saphir s'est révélé étonnamment cahoteux (en raison de minuscules défauts cristallins internes), ce qui le rend moins efficace pour conduire la chaleur que ce que l'on pourrait attendre d'un matériau si dur.

La conclusion : Si vous voulez évacuer la chaleur rapidement, utilisez l'« autoroute » (Silicium à haute résistivité). Si vous voulez garder la chaleur piégée à un endroit précis pour protéger un voisin, utilisez le « chemin de terre » (Silicium à basse résistivité).

2. Les fils métalliques (Routage sur puce)

L'équipe a également examiné les fils (routage) qui relient les différentes parties de la puce. Ils ont utilisé des fils supraconducteurs (Niobium), qui sont comme des tuyaux magiques transportant l'électricité sans résistance.

Ils voulaient voir si ces fils agiraient comme un « raccourci thermique », volant la chaleur aux composants électroniques et la déversant sur les qubits.

• Le résultat : Les fils ont effectivement aidé à déplacer un peu la chaleur (environ 4 fois plus que le silicium seul dans leur configuration de test spécifique).
• La nuance : Dans une puce réelle et épaisse, le matériau de base (le substrat) est tellement plus grand que les fils fins que le substrat fait toujours 99 % du travail. Les fils sont comme un petit ruisseau secondaire ; le substrat est la rivière principale.

3. Le problème du « microwatt »

La découverte la plus critique concerne la quantité infime de chaleur nécessaire pour causer des ennuis.
Les scientifiques ont découvert qu'à ces températures super-froides, il ne faut qu'une infime quantité d'énergie (mesurée en nanowatts — milliardièmes de watt) pour élever la température de la puce suffisamment pour perturber les calculs quantiques.

• L'analogie : Imaginez essayer de garder un bloc de glace congelé dans une pièce. Si vous allumez une seule allumette (la chaleur provenant de l'électronique), la glace fond instantanément.
• La réalité : Les puces électroniques actuelles génèrent de la chaleur comme un grand feu de joie par rapport à ce que ces puces quantiques peuvent tolérer. Même si l'électronique n'est qu'à quelques millimètres de distance, la chaleur qu'elle génère suffit à détruire l'état quantique.

La grande conclusion

Vous ne pouvez pas simplement coller le « cerveau » et les « interrupteurs sensibles » sur le même morceau plat de silicium en espérant le meilleur. La chaleur voyagera trop facilement (ou de manière trop imprévisible) et ruinera l'expérience.

L'article suggère que la solution est l'empilement 3D (comme un gratte-ciel plutôt qu'un bungalow). Vous devez séparer l'électronique chaude des interrupteurs froids à l'aide de couches spéciales d'« isolation thermique » ou en les plaçant sur différents niveaux, afin que la chaleur du cerveau ne fasse pas cuire accidentellement les interrupteurs.

En bref : À des températures proches du zéro absolu, la chaleur se comporte très différemment. Les matériaux que nous choisissons agissent soit comme des super-autoroutes, soit comme des chemins de terre cahoteux pour la chaleur, et nous devons être extrêmement prudents quant à l'endroit où nous plaçons nos sources de chaleur, sinon tout le système surchauffera et échouera.

Résumé technique

Résumé technique : Conductivité thermique sub-kelvin des substrats et du routage sur puce dans les systèmes quantiques intégrés

Énoncé du problème
La transition vers des ordinateurs quantiques tolérants aux fautes nécessite une mise à l'échelle vers des millions de qubits physiques, ce qui impose une intégration étroite de composants hétérogènes tels que les qubits et l'électronique de contrôle cryogénique classique (cryo-CMOS). Les architectures actuelles, qu'il s'agisse de systèmes sur puce (SOC) ou de systèmes dans un boîtier 3D (SIP), se heurtent à un goulot d'étranglement critique en matière de gestion thermique. La chaleur dissipée par le cryo-CMOS (généralement plusieurs microwatts par qubit) introduit des sources de décohérence qui dégradent la durée de vie des qubits. Si le transport thermique dans les matériaux massifs est bien documenté à température ambiante, les données expérimentales systématiques dans le régime sub-kelvin sont rares. De plus, le transport thermique à ces températures est régi par la propagation des phonons et est extrêmement sensible à la pureté cristalline, aux dimensions de l'échantillon et aux propriétés de surface, ce qui rend les valeurs à température ambiante peu fiables pour extrapolation. Comprendre les propriétés thermiques des blocs de construction fondamentaux — spécifiquement les substrats et le routage sur puce — est une condition préalable à la conception de processeurs quantiques à grande échelle avec une gestion thermique optimisée.

Méthodologie
Les auteurs ont mené une étude thermique expérimentale en deux phases :

1. Caractérisation des substrats :

   • Matériaux : Quatre matériaux de substrat couramment utilisés dans les technologies semi-conductrices et quantiques ont été testés : Silicium à haute résistivité (HR) (zone flottante), Silicium à faible résistivité (LR) (Czochralski, dopé au bore), verre borosilicaté et saphir.
   • Montage : Les échantillons étaient montés sur une plaque de cuivre dans un réfrigérateur à dilution. Un chauffage et un thermomètre RuO2 étaient fixés à l'extrémité « chaude » de l'échantillon suspendu, tandis que l'extrémité « froide » était ancrée thermiquement à la chambre de mélange.
   • Protocole de mesure : Une puissance de chauffage ($Q$) était appliquée par paliers (nanowatts à microwatts) à des températures de base ($T_0$) de 50 mK et 300 mK. L'élévation de température résultante ($T_h$) était mesurée pour déterminer la conductivité thermique effective ($\kappa$) en utilisant les définitions de la conduction thermique en régime permanent.
   • Validation : Une expérience de contrôle avec un deuxième thermomètre du côté froid a vérifié que l'interface substrat/cuivre ne constituait pas un goulot d'étranglement thermique, garantissant que la résistance mesurée était dominée par le substrat lui-même.
   • Analyse : Les libres parcours moyens des phonons (MFP) ont été extraits en utilisant une approche de fonction de Green hors équilibre par éléments finis (FENEGF) pour évaluer la conductance balistique et identifier les mécanismes de diffusion dominants.

2. Évaluation du routage sur puce :

   • Véhicule de test : Un dispositif planaire a été fabriqué sur un substrat en silicium LR comportant des lignes de routage en Niobium (Nb) supraconducteur et des plots en Or (Au).
   • Modification : Pour isoler la contribution thermique du routage, le substrat en silicium sous les lignes de routage a été gravé par l'arrière jusqu'à une épaisseur résiduelle de 50 µm, créant une « membrane » afin de minimiser la voie thermique parallèle du silicium massif.
   • Mesure : La conductance thermique a été mesurée entre deux sections de la ligne de routage à $T_0 = 50$ mK et $300$ mK, en comparant les résultats à la conductance attendue du substrat en silicium seul.

Résultats clés

• Conductivité thermique des substrats (à 300 mK) :

  • Silicium HR : A présenté la conductivité la plus élevée à $5 \cdot 10^{-2}$ W/m·K, suivant une dépendance en $T^{2.4}$. L'analyse du MFP a indiqué que le transport est limité par la diffusion aux frontières de type Casimir (MFP $\approx$ 4000 µm).
  • Silicium LR : A montré une réduction de deux ordres de grandeur à $8 \cdot 10^{-4}$ W/m·K avec une dépendance en $T^{2.2}$. Le MFP réduit ($\approx$ 30 µm) et l'échelle en $T^{-3/2}$ ont été attribués à la diffusion phonon-trous causée par le dopage au bore et aux impuretés d'oxygène.
  • Saphir : Mesuré à $2 \cdot 10^{-3}$ W/m·K (dépendance en $T^3$). Malgré l'échelle en $T^3$ typique des cristaux, l'amplitude absolue était significativement inférieure aux valeurs massives, et le MFP ($\approx$ 50 µm) était bien en dessous de la limite de Casimir, suggérant que le désordre structurel (joints de grains) limite le transport.
  • Borosilicaté : Mesuré à $2 \cdot 10^{-3}$ W/m·K avec une dépendance en $T^2$, caractéristique des solides amorphes où le transport est décrit par des systèmes à deux niveaux de tunneling plutôt que par la diffusion aux frontières.

• Impact du routage sur puce :

  • L'inclusion de lignes de routage Nb a augmenté la conductance thermique dans le plan du véhicule de test d'un facteur quatre par rapport au substrat en silicium LR seul.
  • Cependant, l'étude note que cette amélioration n'était mesurable que parce que l'épaisseur du substrat avait été artificiellement réduite à 50 µm. Dans une architecture SOC standard où le substrat conserve son épaisseur complète (centaines de micromètres), le substrat reste la voie thermique dominante et la contribution du routage est négligeable.

• Contraintes thermiques :

  • Des gradients de température mesurables ont été établis avec des puissances appliquées aussi faibles que 1–10 nW.
  • Les auteurs estiment que pour des puces de l'échelle du centimètre, la dissipation de puissance tolérable avant de perturber significativement les températures des qubits est de l'ordre de dizaines de nanowatts à 300 mK. Cela est bien en dessous de la dissipation de l'ordre du microwatt du cryo-CMOS actuel.

Importance et affirmations
L'article prétend fournir des directives quantitatives pour la sélection des substrats dans les systèmes quantiques cryogéniques. Les résultats soulignent qu'aucun substrat unique ne remplit optimalement toutes les exigences ; par exemple, le silicium LR offre une meilleure isolation thermique pour les qubits, tandis que le silicium HR facilite l'évacuation de la chaleur pour les puces de contrôle dissipatives.

Crucialement, ce travail souligne que dans les architectures SOC planaires où les qubits et l'électronique de contrôle partagent le même substrat, la diaphonie thermique est sévère. Les auteurs concluent que le niveau actuel de dissipation de puissance du cryo-CMOS rend la co-intégration sur le même substrat thermiquement non viable sans atténuation significative. Par conséquent, l'article préconise un partage fonctionnel par l'intermédiaire d'approches d'intégration 3D et de systèmes dans un boîtier (SIP). Ces architectures permettent de placer les circuits de contrôle à proximité immédiate des qubits tout en utilisant des stratégies de découplage thermique (telles que des interconnexions 3D ou des substrats à résistance thermique élevée) pour gérer le flux de chaleur, plutôt que de compter uniquement sur l'isolation thermique planaire.