⚛️ nuclear experiments

Characterization of a 28 nm $\textit{smartpixels}$ ASIC With On-Chip ML for Particle Tracking Detectors

यह शोध पत्र एक 28 nm CMOS ASIC के लक्षण वर्णन को प्रस्तुत करता है जो पार्टिकल ट्रैकिंग डिटेक्टरों के लिए है, जो कम शोर (low noise), उच्च रैखिकता (high linearity) और प्रभावी डेटा न्यूनीकरण प्राप्त करने के लिए इन-पिक्सेल एनालॉग सिग्नल प्रोसेसिंग और एक ऑन-चिप न्यूरल नेटवर्क क्लासिफायर को एकीकृत करता है, जिसमें हार्डवेयर मापन और ऑफलाइन भविष्यवाणियों के बीच 99.06% सहमति है।

मूल लेखक: Benjamin Parpillon, Anthony Badea, Danush Shekar, Cristian Gingu, Giuseppe Di Guglielmo, Tom Deline, Sergey Los, Adam Quinn, Michele Ronchi, Daniel Abadjiev, Doug Berry, Arghya Ranjan Das, Jennet Dick

प्रकाशित 2026-08-18

📖 6 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Benjamin Parpillon, Anthony Badea, Danush Shekar, Cristian Gingu, Giuseppe Di Guglielmo, Tom Deline, Sergey Los, Adam Quinn, Michele Ronchi, Daniel Abadjiev, Doug Berry, Arghya Ranjan Das, Jennet Dickinson, Karri DiPetrillo, Farah Fahim, Lindsey Gray, Harshul Gupta, Eliza Howard, David Jiang, Pamela Klabbers, Mira Littmann, Mia Liu, Petar Maksimovic, Nick Manganelli, Corrinne Mills, Mark S. Neubauer, Jannicke Pearkes, Paul Rubinov, Ricardo Silvestre, Morris Swartz, Chinar Syal, Nhan Tran, Amit Trivedi, Keith Ulmer, Mohammad Abrar Wadud, Benjamin Weiss, Jieun Yoo, Eric You

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

आधुनिक भौतिकी के केंद्र में, वैज्ञानिक ऐसी मशीनें बना रहे हैं जो कणों को प्रकाश की गति के करीब की रफ्तार से आपस में टकराती हैं, इस उम्मीद में कि वे हमारे ब्रह्मांड को नियंत्रित करने वाले मौलिक नियमों को उजागर कर सकें। ये टकराव हर सेकंड अरबों बार होते हैं, जिससे उप-परमाणु मलबे का एक अराजक तूफान पैदा होता है जिसे कैप्चर और विश्लेषित किया जाना चाहिए। ऐसा करने के लिए, शोधकर्ता सिलिकॉन से बने डिटेक्टरों का उपयोग करते हैं, जो स्मार्टफोन की चिप्स के समान हैं लेकिन कहीं अधिक संवेदनशील हैं। ये डिटेक्टर सूक्ष्म आंखों के एक ग्रिड की तरह कार्य करते हैं, जिनमें से प्रत्येक एक कण के गुजरने पर ऊर्जा की चमक (फ्लैश) की निगरानी करता है। हालांकि, इन टकरावों से उत्पन्न डेटा की विशाल मात्रा को प्रबंधित करना असंभव होता जा रहा है। यदि प्रत्येक फ्लैश को विश्लेषण के लिए कंप्यूटर पर भेजा गया, तो संचार लाइनें जाम हो जाएंगी, और सबसे महत्वपूर्ण संकेत शोर में खो जाएंगे। चुनौती केवल कणों को देखना नहीं है, बल्कि तुरंत यह तय करना है कि कौन से कण रखने योग्य हैं और कौन से केवल बैकग्राउंड स्टैटिक (शोर) हैं, और यह सब डेटा के डिटेक्टर से बाहर निकलने से पहले ही करना है।

इस समस्या को हल करने के लिए, शोधकर्ताओं की एक टीम ने एक नए प्रकार का कंप्यूटर चिप बनाया है जो पता लगाने के बिंदु पर ही अपने आप सोच सकता है। यह चिप, जिसे 'स्मार्ट पिक्सेल' के रूप में जाना जाता है, न केवल एक कण के गुजरने को महसूस करने के लिए बल्कि उसके द्वारा छोड़ी गई ऊर्जा के आकार का विश्लेषण करने और यह निर्णय लेने के लिए डिज़ाइन किया गया है कि डेटा को रखना है या नहीं। शोधकर्ताओं ने एक बहुत ही उन्नत विनिर्माण प्रक्रिया का उपयोग करके एक प्रोटोटाइप बनाया है, जिसमें इलेक्ट्रॉनिक घटकों को 28 नैनोमीटर तक सिकोड़ दिया गया है, जो मानव बाल की चौड़ाई का लगभग एक हजारवां हिस्सा है। इस नन्ही चिप पर, उन्होंने सूक्ष्म सेंसरों के दो बड़े ग्रिड व्यवस्थित किए, जिनमें से प्रत्येक ग्रिड में सैकड़ों व्यक्तिगत पिक्सेल शामिल हैं। प्रत्येक पिक्सेल एक आत्मनिर्भर प्रयोगशाला है, जो गुजरते हुए कण से प्राप्त होने वाले मंद संकेत को बढ़ाने के लिए अपने स्वयं के एम्पलीफायर और उस संकेत को संख्या में बदलने के लिए एक डिजिटल कनवर्टर से लैस है।

जो चीज़ इस चिप को वास्तव में अद्वितीय बनाती है वह यह है कि यह केवल कच्चा डेटा रिकॉर्ड नहीं करती है; यह इसे तुरंत प्रोसेस करती है। पारंपरिक डिटेक्टरों में, चिप केवल यह गिनती है कि कितनी ऊर्जा जमा हुई और उस संख्या को भेज देती है। यहाँ, चिप कच्चे संकेत को लेती है, उसे कुछ डिजिटल बिट्स में बदलती है, और फिर उन बिट्स को एक छोटे, अंतर्निहित मस्तिष्क—एक न्यूरल नेटवर्क—में फीड करती है। यह न्यूरल नेटवर्क कृत्रिम बुद्धिमत्ता (AI) का एक प्रकार है जिसे पैटर्न पहचानने के लिए सिखाया गया है। यह एक कण द्वारा छोड़ी गई ऊर्जा के समूह को देखता है और निर्णय लेता है कि क्या वह कण वैज्ञानिक अध्ययन के लिए दिलचस्प होने की संभावना रखता है या वह केवल रैंडम शोर है। चिप के भीतर ही यह निर्णय लेकर, सिस्टम उपयोगी डेटा के विशाल हिस्से को डिटेक्टर से बाहर निकलने से पहले ही हटा सकता है, जिससे वास्तव में महत्वपूर्ण घटनाओं के लिए बैंडविड्थ खाली हो जाती है।

शोधकर्ताओं ने सटीक विद्युत स्पंदों (इलेक्ट्रिकल पल्स) का उपयोग करके कणों के आगमन का अनुकरण (सिमुलेशन) करके इस चिप का परीक्षण किया। वे यह देखना चाहते थे कि क्या यह चिप भविष्य के प्रयोगों के लिए आवश्यक शोर और गति को संभाल सकती है, विशेष रूप से हाई-ल्यूमिनोसिटी लार्ज हैड्रोन कोलाइडर के लिए नियोजित प्रयोगों के लिए, जो एक विशाल कण त्वरक (पार्टिकल एक्सेलेरेटर) है जिसे जल्द ही और भी अधिक टकराव पैदा करने के लिए अपग्रेड किया जाएगा। परीक्षणों ने दिखाया कि यह चिप उल्लेखनीय रूप से अच्छा काम करती है। जब उन्होंने सेंसर के शोर के स्तर को मापा, तो उन्होंने पाया कि यह अत्यंत कम था, जिससे चिप बिना किसी स्टैटिक के बहुत मंद संकेतों का पता लगाने में सक्षम हुई। चिप के भीतर मौजूद डिजिटल मस्तिष्क अविश्वसनीय रूप से विश्वसनीय साबित हुआ, जिसने 99 प्रतिशत से अधिक की सटीकता के साथ कंप्यूटर सिमुलेशन के अनुमानों से मेल खाया। इसका अर्थ है कि चिप वही निर्णय ले रही है जो एक शक्तिशाली कंप्यूटर लेता, लेकिन यह काम वह एक सेकंड के बहुत छोटे हिस्से में और बहुत कम ऊर्जा का उपयोग करके करती है।

इस डिज़ाइन का सबसे प्रभावशाली पहलू यह है कि यह कितनी कुशलता से बिजली का उपयोग करता है। चिप का परीक्षण प्रति सेकंड 10 मिलियन चक्रों की गति पर किया गया था, और न्यूरल नेटवर्क चलाने के अतिरिक्त कार्य के साथ भी, इसने बहुत कम बिजली की खपत की। शोधकर्ताओं ने गणना की कि यदि चिप को 40 मिलियन चक्र प्रति सेकंड की पूर्ण गति पर चलाया जाए, जो भविष्य के डिटेक्टरों के लिए लक्ष्य है, तो कुल बिजली का उपयोग अभी भी इन विशाल प्रयोगों के लिए आवश्यक सख्त सीमाओं के भीतर होगा। यह महत्वपूर्ण है क्योंकि डिटेक्टर इतने घने पैक किए गए हैं कि वे अत्यधिक गर्म नहीं हो सकते या बहुत अधिक बिजली खर्च नहीं कर सकते। चिप ने यह भी प्रदर्शित किया कि वह विभिन्न प्रकार के विद्युत संकेतों को संभाल सकती है, जो दर्शाता है कि यह डिज़ाइन विभिन्न स्थितियों के अनुकूल होने के लिए पर्याप्त मजबूत है।

हालाँकि, शोधकर्ता इस बात पर ध्यान देने में सावधानी बरतते हैं कि यह चिप का पहला संस्करण था, और किसी भी प्रोटोटाइप की तरह, इसमें कुछ खामियां भी थीं। उन्होंने पाया कि चिप के कैलिब्रेशन के तरीके के कारण ऊर्जा मापने में कुछ छोटी त्रुटियां हुईं, विशेष रूप से तब जब कई पिक्सेल एक साथ सक्रिय थे। उन्होंने यह भी पाया कि बहुत कम स्तर की ऊर्जा के बीच अंतर करने की चिप की क्षमता को कुछ डिज़ाइन सुधारों के साथ सुधारा जा सकता है। ये एक स्मार्ट चिप के विचार में मौलिक दोष नहीं हैं, बल्कि एक नई तकनीक की शुरुआती मुश्किलें (ग्रोइंग पेन्स) हैं। टीम ने पहले ही रूपरेखा तैयार कर ली है कि वे अगले संस्करण में इन समस्याओं को कैसे ठीक करेंगे, जैसे कि प्रत्येक पिक्सेल को हस्तक्षेप से बचने के लिए अपना समर्पित कैलिब्रेशन लाइन देना।

इस प्रोटोटाइप की सफलता स्मार्ट डिटेक्टर बनाने की खोज में एक महत्वपूर्ण कदम है। यह सिद्ध करता है कि ब्रह्मांड को देखने वाले सिलिकॉन सेंसरों पर सीधे जटिल निर्णय लेने वाले उपकरण लगाना संभव है। शोर को उसके स्रोत पर ही फ़िल्टर करके, ये चिप्स वैज्ञानिकों को टकरावों में गहराई तक देखने, दुर्लभ और क्षणिक घटनाओं को पकड़ने में सक्षम बना सकते हैं जो अन्यथा डेटा के समुद्र में दब जातीं। यहाँ प्रस्तुत कार्य केवल यह नहीं दिखाता कि तकनीक काम करती है; यह दिखाता है कि यह अगली पीढ़ी की खोज के लिए आवश्यक सटीकता और दक्षता के साथ काम करती है। जैसे-जैसे टीम अंतिम संस्करण बनाने की ओर बढ़ रही है, उन्हें विश्वास है कि वे भविष्य के कण त्वरकों की चरम स्थितियों को संभालने के लिए डिज़ाइन को परिष्कृत कर सकते हैं, जिससे यह सुनिश्चित हो सके कि ब्रह्मांड के किनारे से आने वाले सबसे महत्वपूर्ण संकेत कभी भी खो न जाएं।

तकनीकी सारांश: पार्टिकल ट्रैकिंग डिटेक्टरों के लिए ऑन-चिप ML के साथ एक 28 nm स्मार्टपिक्सेल ASIC का अभिलक्षण (Characterization)

समस्या विवरण
हाई-ल्यूमिनोसिटी लार्ज हैड्रॉन कोलाइडर (HL-LHC) के लिए आधुनिक सिलिकॉन पिक्सेल डिटेक्टर अभूतपूर्व कण ऑक्यूपेंसी (particle occupancies) का सामना कर रहे हैं, जो ऐसे डेटा दरें उत्पन्न करते हैं जो ऑफ-डिटेक्टर ट्रांसमिशन के लिए उपलब्ध बैंडविड्थ से अधिक हैं। जबकि सेंसर तकनीक प्रगति कर रही है, डेटा का आयतन रीडआउट आर्किटेक्चर, बिजली की खपत और ट्रिगर सिस्टम पर बढ़ता दबाव डाल रहा है। पारंपरिक रीडआउट ASICs सीमित स्थानीय प्रसंस्करण (एम्प्लीफिकेशन, डिस्क्रिमिनेशन, ज़ीरो सप्रेशन) करते हैं, लेकिन वे सभी जीवित हिट्स (surviving hits) के साथ समान व्यवहार करते हैं, जिससे वे सिग्नल को बैकग्राउंड से अलग करने के लिए चार्ज क्लस्टर्स के भीतर समृद्ध स्थानिक सूचना (spatial information) का लाभ उठाने में विफल रहते हैं। फलस्वरूप, प्रसारित डेटा का एक महत्वपूर्ण हिस्सा भौतिक विश्लेषण (physics analysis) में बहुत कम योगदान देता है और मूल्यवान बैंडविड्थ की खपत करता है। चुनौती यह है कि अधिग्रहण के बिंदु पर ही डेटा वॉल्यूम को कम किया जाए, जबकि पुनर्निर्माण (reconstruction) के लिए आवश्यक भौतिक जानकारी को संरक्षित रखा जाए, विशेष रूप से सेंसर के करीब उन्नत प्रसंस्करण को ले जाकर।

कार्यप्रणाली (Methodology)
लेखक एक 28 nm CMOS पिक्सेल रीडआउट इंटीग्रेटेड सर्किट (ASIC) के डिजाइन और प्रथम-सिलिकॉन अभिलक्षण (first-silicon characterization) को प्रस्तुत करते हैं, जो इन-पिक्सेल एनालॉग सिग्नल प्रोसेसिंग के साथ ऑन-चिप मशीन लर्निंग (ML) डेटा फ़िल्टरिंग को एकीकृत करता है। "स्मार्टपिक्सेल" नामक इस डिवाइस में दो 32×8 पिक्सेल मैट्रिसेस (सुपरपिक्सेल) हैं जिनका पिच 25×25 µm² है।

एनालॉग फ्रंट-एंड (AFE): प्रत्येक पिक्सेल एक चार्ज-सेंसिटिव एम्पलीफायर (CSA) के साथ सिंक्रोनस ऑटो-ज़ीरो ऑफसेट कैंसलेशन और एक 2-बिट फ्लैश एनालॉग-टू-डिजिटल कनवर्टर (ADC) को एकीकृत करता है। यह आर्किटेक्चर बंच-सिंक्रोनस डिजिटाइजेशन का उपयोग करता है, जहाँ सभी पिक्सेल एक सामान्य टेम्पोरल रेफरेंस (बंच-क्रॉसिंग क्लॉक) का उपयोग करके सैंपल किए जाते हैं, जो स्थानिक चार्ज वितरण और टेम्पोरल सहसंबंधों को सुरक्षित रखता है। दो AFE वेरिएंट्स का निर्माण और तुलना की गई: एक डिफरेंशियल आर्किटेक्चर (SP1) और एक सिंगल-एंडेड आर्किटेक्चर (SP2)।
डिजिटल प्रोसेसिंग: डिजिटाइज्ड पिक्सेल डेटा को रो-वाइज प्रोजेक्शन (16 बसें, 6-बिट मानों के साथ) में संयोजित किया जाता है और एक पूरी तरह से कॉम्बिनेशनल न्यूरल नेटवर्क (NN) क्लासिफायर द्वारा संसाधित किया जाता है। NN को आने वाले आवेशित कणों के ट्रांसवर्स मोमेंटम ( $p_T$ ) के आधार पर चार्ज क्लस्टर्स को वर्गीकृत करने के लिए डिज़ाइन किया गया है। कॉम्बिनेशनल लॉजिक का उपयोग अनुमान विलंबता (inference latency) को न्यूनतम करता है (एक सिंगल बंच-क्रॉसिंग अवधि के भीतर पूर्ण) और डायनेमिक पावर खपत को कम करता है, क्योंकि बिजली केवल तभी ली जाती है जब इनपुट पैटर्न बदलते हैं।
परीक्षण सेटअप: ASIC का अभिलक्षण एक प्रोग्रामेबल ऑन-चिप कैपेसिटर के माध्यम से चार्ज-इंजेक्शन पद्धति का उपयोग करके किया गया था, जो भौतिक सेंसर के बिना सेंसर सिग्नल्स का अनुकरण करता है। माप रूम टेम्परेचर पर 10 MHz बंच-क्रॉसिंग क्लॉक (टेस्ट बोर्ड बैंडविड्थ द्वारा सीमित) का उपयोग करके, कैरिबू (Caribou) और स्पेसली (Spacely) फ्रेमवर्क पर आधारित एक DAQ सिस्टम का उपयोग करके किए गए थे।

प्रमुख योगदान और परिणाम
यह शोध एनालॉग एम्प्लीफिकेशन से लेकर डिजिटल क्लासिफिकेशन तक के मिश्रित-सिग्नल सिग्नल चेन का व्यापक अभिलक्षण प्रदान करता है:

एनालॉग प्रदर्शन:
- नॉइज़ और गेन: इष्टतम बायस करंट (SP1 डिफरेंशियल वेरिएंट के लिए 3.15 µA/पिक्सेल) पर, ASIC ने 54.6 $e^-$ का इक्विवेलेंट नॉइज़ चार्ज (ENC) और ~57.7 µV/ $e^-$ का कन्वर्जन गेन प्राप्त किया। ये मान बिना किसी अटैच्ड सेंसर के फ्रंट एंड के लिए सर्किट सिमुलेशन से निकटता से मेल खाते हैं।
- लिनियरिटी और डायनेमिक रेंज: सिस्टम ने कई हजार इलेक्ट्रॉन्स ( $ke^-$ ) तक रैखिक प्रतिक्रिया प्रदर्शित की। लो थ्रेशोल्ड (<400 $e^-$ ) पर एक नॉन-लिनियरिटी देखी गई, जिसका कारण कंपैरेटर सैंपलिंग स्विच से चार्ज इंजेक्शन है, और ~8000 $e^-$ के ऊपर सैचुरेशन हुआ।
- थ्रेशोल्ड डिस्पर्सन: मापा गया थ्रेशोल्ड डिस्पर्सन ~78.2 $e^-$ था। लेखक इस अतिरिक्त अंतर को कार्यान्वयन-विशिष्ट समस्याओं के लिए जिम्मेदार ठहराते हैं, जिसमें SP2 थ्रेशोल्ड इंटरफेस में परिमित (finite) DC इनपुट करंट्स और साथ में चार्ज इंजेक्शन के दौरान वितरित RC लोडिंग शामिल है।
- पावर: 10 MHz पर, AFE ~2.8 µW/पिक्सेल बिजली खर्च करता है।
डिजिटल और NN प्रदर्शन:
- पावर: HL-LHC ऑक्यूपेंसी के प्रतिनिधि क्लस्टर दरों के तहत, ऑन-चिप NN लॉजिक ने औसतन 0.76 µW/पिक्सेल की खपत की, जो कॉम्बिनेशनल लॉजिक की स्पार्स स्विचिंग गतिविधि के अनुरूप है।
- RTL-टू-सिलिकॉन समझौता: ऑन-चिप NN आउटपुट की तुलना 1.5 × 10⁵ टेस्ट इनपुट्स का उपयोग करके ऑफलाइन RTL सिमुलेशन से की गई। ~1000 $e^-$ और उससे ऊपर के डिस्क्रिमिनेटर थ्रेशोल्ड के लिए, समझौता 99.06% तक पहुँच गया, जो डिजिटल लॉजिक के नियत (deterministic) संचालन की पुष्टि करता है। 1000 $e^-$ पर एक कन्फ्यूजन मैट्रिक्स मजबूत डायगोनल अलाइनमेंट दिखाता है, जो बिट-एक्यूरेट वर्गीकरण का संकेत देता है।
पहचानी गई सीमाएँ:
- प्रोटोटाइप ने एक साझा ग्लोबल इंजेक्शन लाइन का उपयोग किया, जिसके कारण कुल कैपैसिटिव लोडिंग हुई और पल्स शेप विकृत हो गया, जिससे ENC और थ्रेशोल्ड डिस्पर्सन के माप कृत्रिम रूप से बढ़ गए।
- SP2 सिंगल-एंडेड वेरिएंट में SP1 की तुलना में उच्च थ्रेशोल्ड डिस्पर्सन देखा गया, जिसका कारण कम कॉमन-मोड रिजेक्शन और विशिष्ट DC लोडिंग समस्याएं थीं।
- माप 10 MHz तक सीमित थे; नाममात्र 40 MHz संचालन के लिए बायस करंट और सेटलिंग टाइम्स के और अधिक सत्यापन की आवश्यकता है।

महत्व और भविष्य की रूपरेखा
यह पेपर दावा करता है कि यह कार्य एक पूरी तरह से एकीकृत, मिश्रित-सिग्नल पिक्सेल रीडआउट आर्किटेक्चर को लागू करने की व्यवहार्यता स्थापित करता है जो ऑन-चिप न्यूरल नेटवर्क का उपयोग करके रीयल-टाइम डेटा रिडक्शन करता है। प्रोटोटाइप ने एंड-टू-एंड ऑपरेशन को सफलतापूर्वक प्रदर्शित किया, जिसने एनालॉग फ्रंट एंड के अंतर्निहित नॉइज़ प्रदर्शन और डिजिटल क्लासिफायर के नियत व्यवहार को मान्य किया।

लेखक इस बात पर जोर देते हैं कि हालांकि वर्तमान परिणाम आशाजनक हैं, वे एक विशिष्ट कार्यान्वयन सीमाओं वाला प्रथम-सिलिकॉन प्रोटोटाइप हैं। मापा गया प्रदर्शन अंतर्निहित आर्किटेक्चर को मान्य करता है लेकिन अंशांकन नेटवर्क लोडिंग, लो-थ्रेशोल्ड लिनियरिटी और थ्रेशोल्ड बायस डिस्ट्रीब्यूशन को संबोधित करने के लिए डिजाइन पुनरावृत्ति की आवश्यकता को भी उजागर करता है। भविष्य के कार्यों में शामिल होंगे:

अगले प्रोटोटाइप को स्थानीय इन-पिक्सेल चार्ज इंजेक्शन और बेहतर थ्रेशोल्ड बायसिंग को शामिल करने के लिए संशोधित करना।
नाममात्र 40 MHz बंच-क्रॉसिंग फ्रीक्वेंसी और निम्न तापमान (डाउन टू -30°C) पर संचालन को मान्य करना।
कम थ्रेशोल्ड पर वर्गीकरण प्रदर्शन को पुनः प्राप्त करने के लिए नॉइज़-अवेयर न्यूरल नेटवर्क रिट्रेनिंग की जांच करना, जो रेडिएशन डैमेज के बाद संचालन के लिए महत्वपूर्ण है।

यह निष्कर्ष निकलता है कि ये हार्डवेयर और एल्गोरिदम विकास भविष्य के उच्च-ल्यूमिनोसिटी कण भौतिकी प्रयोगों के लिए आवश्यक 400 $e^-$ ऑपरेटिंग थ्रेशोल्ड और 40 MHz रेट पर विश्वसनीय इंटेलिजेंट डेटा फ़िल्टरिंग के लिए एक मार्ग प्रदान करते हैं।

इसी तरह के और पेपर