A Symmetric Unified Transport and Charge Model for MOSFETs from Diffusive to Ballistic Regimes

तकनीकी सारांश: MOSFETs के लिए एक सममित एकीकृत परिवहन और आवेश मॉडल (A Symmetric Unified Transport and Charge Model for MOSFETs)

1. समस्या विवरण (Problem Statement)

जैसे-जैसे सेमीकंडक्टर तकनीक सब-20-nm शासन (जैसे, FinFET, GAAFET) में स्केल हो रही है, MOSFETs में वाहक परिवहन (carrier transport) शास्त्रीय ड्रिफ्ट-डिफ्यूजन (DD) शासन से बैलिस्टिक ट्रांसपोर्ट (BT) शासन में परिवर्तित हो रहा है। मौजूदा कॉम्पैक्ट मॉडल इन दोनों शासनों के बीच सेतु बनाने में कई महत्वपूर्ण चुनौतियों का सामना करते हैं:

• असंगति (Incompatibility): कई अर्ध-बैलिस्टिक मॉडल (जैसे, वर्चुअल सोर्स मॉडल) उद्योग-मानक DD मॉडलों के साथ असंगत हैं, जिससे एकीकरण कठिन हो जाता है।
• भौतिक असंगति (Physical Inconsistency): कुछ एकीकृत मॉडल औसत आवेश वेग (average charge velocity) और तापीय वेग (thermal velocity) को संयोजित करने के लिए माथिसन के नियम (Matthiessen’s rule) का उपयोग करते हैं, जो कि भौतिक रूप से त्रुटिपूर्ण है क्योंकि तापीय वेग सोर्स इंजेक्शन को सीमित करता है न कि औसत आवेश को।
• आवेश मॉडलिंग अंतराल (Charge Modeling Gaps): मानक मॉडल अक्सर अर्ध-बैलिस्टिक शासन में होने वाले चैनल आवेश के न्यूनीकरण (reduction in channel charge) को समझाने में विफल रहते हैं।
• समरूपता संबंधी मुद्दे (Symmetry Issues): अधिकांश सोर्स-संदर्भित (source-referenced) मॉडल $V_{DS} = 0$ पर विच्छिन्नता (discontinuities) या स्मूथनेस की कमी से ग्रस्त होते हैं, जो आवश्यक DC और AC समरूपता परीक्षणों में विफल रहते हैं।

2. कार्यप्रणाली (Methodology)

यह शोध एक सममित एकीकृत परिवहन (UT) मॉडल प्रस्तावित करता है जो चैनल सेगमेंटेशन से बचता है और इसके बजाय एक निरंतर गणितीय ढांचे का उपयोग करता है। मॉडल को तीन मुख्य घटकों में विभाजित किया गया है:

• A. आवेश घनत्व मॉडल (Charge Density Model): यह एक दोहरी पद्धति अपनाता है। DD सीमा के लिए, यह ग्रेडुअल चैनल एप्रोक्सिमेशन (GCA) का उपयोग करता है। बैलिस्टिक सीमा के लिए, यह टॉप-ऑफ-द-बैरियर चार्ज ($q_{top}$) की गणना करने के लिए लैंडावर दृष्टिकोण (Landauer approach) का उपयोग करता है, जिसमें ट्रांसमिशन दर ($T$) के माध्यम से स्रोत और ड्रेन दोनों से वाहक इंजेक्शन को ध्यान में रखा जाता है।
• B. करंट मॉडल (Current Model): मॉडल दो अलग-अलग वेगों की गणना करता है: DD वेग ($v_{dd}$) और BT वेग ($v_{bt}$)।
  • यह एक भौतिक रूप से प्रेरित उच्च-क्षेत्र प्रकीर्णन लंबाई (high-field scattering length) ($\lambda_{sat}$) का उपयोग करता है ताकि वेलोसिटी ओवरशूट (velocity overshoot) की अनुमति मिल सके, जिसका अर्थ है कि $v_{sat}$ एक स्थिरांक के बजाय लंबाई-निर्भर है।
  • यह वर्चुअल सोर्स (VS) पर $v_{dd}$ और $v_{bt}$ को संयोजित करने के लिए माथिसन के नियम को लागू करता है ताकि प्रभावी वेग ($v_{eff}$) प्राप्त किया जा सके, जिससे यह सुनिश्चित होता है कि तापीय इंजेक्शन सीमा का सम्मान किया जाए।
• C. कुल आवेश मॉडल (Total Charge Model): स्थानीय-संतुलन (DD) और गैर-संतुलन (BT) आवेश वितरणों के बीच के अंतर को पाटने के लिए, लेखक एक भौतिक आवेश मॉडल विकसित करते हैं जहाँ कुल आवेश $q_{dd}$ और $q_{bt}$ का एक भारित योग (weighted sum) है। यह अर्ध-बैलिस्टिक उपकरणों में कैपेसिटेंस में होने वाली कमी को दर्शाता है।

3. मुख्य योगदान (Key Contributions)

• एकीकृत ढांचा (Unified Framework): एक एकल, निरंतर फॉर्मूलेशन जो लंबे-चैनल वाले उपकरणों के स्क्वायर-लॉ व्यवहार से बैलिस्टिक उपकरणों के तापीय-वेग-सीमित व्यवहार तक सुचारू रूप से परिवर्तित होता है।
• भौतिक सुदृढ़ता (Physical Soundness): पिछले मॉडलों के विपरीत, यह दृष्टिकोण वर्चुअल सोर्स पर इंजेक्शन वेग पर वेग सीमाओं को लागू करता है, जो भौतिक रूप से सटीक है।
• समरूपता और निरंतरता (Symmetry and Continuity): विशिष्ट स्मूथिंग फंक्शन का परिचय यह सुनिश्चित करता है कि मॉडल निरंतर है और यह DC और AC समरूपता परीक्षणों को पास करता है, जिससे यह उच्च-सटीकता वाले सर्किट सिमुलेशन के लिए उपयुक्त बनता है।
• उन्नत आवेश मॉडलिंग (Advanced Charge Modeling): एक नया तरीका जो इंट्रिन्सिक गेट और ड्रेन आवेशों की गणना करता है और बैलिस्टिक प्रभावों को शामिल करता है, जिससे कैपेसिटेंस में संक्रमण को पकड़ा जा सके।

4. परिणाम और सत्यापन (Results and Validation)

मॉडल को दो प्राथमिक विधियों के माध्यम से सत्यापित किया गया:

• सैद्धांतिक सत्यापन (Theoretical Validation): सिमुलेशन ने दिखाया कि $L = 2\mu m$ पर, मॉडल पूरी तरह से DD स्क्वायर-लॉ से मेल खाता है। $L = 30nm$पर, यह वेलोसिटी ओवरशूट को कैप्चर करता है।$L = 1nm$ पर, यह बैलिस्टिक सीमा की ओर अभिसरित (converge) होता है।
• प्रायोगिक सत्यापन (Experimental Validation):
  • ETSOI (IBM Process): मॉडल ने एक ही सेट के सार्वभौमिक भौतिक मापदंडों (जैसे, $\lambda, v_{th0}$) का उपयोग करके $980nm$से लेकर$30nm$ तक की चैनल लंबाई के प्रायोगिक डेटा को सफलतापूर्वक फिट किया।
  • FinFET (Intel 3): मॉडल को उन्नत FinFET तकनीक पर लागू किया गया, जिसने एक डिजेनरेट थर्मल वेलोसिटी मॉडल का उपयोग करके उच्च ऑन-करंट को सफलतापूर्वक कैप्चर किया।
• समरूपता परीक्षण (Symmetry Tests): मॉडल ने मानक DC और AC समरूपता परीक्षणों (चित्र 9) को पास किया, जो मौजूदा सोर्स-संदर्भित मॉडलों की तुलना में एक महत्वपूर्ण सुधार है।

5. महत्व (Significance)

यह कार्य अगली पीढ़ी के ट्रांजिस्टर के लिए एक मजबूत, भौतिक रूप से सुसंगत और उद्योग-तैयार कॉम्पैक्ट मॉडल प्रदान करता है। जटिल चैनल सेगमेंटेशन की आवश्यकता के बिना DD और BT शासन के बीच के अंतर को पाटकर, यह उन्नत नोड्स (FinFET, GAAFET) के लिए अधिक सटीक और गणनात्मक रूप से कुशल SPICE-स्तरीय सिमुलेशन को सक्षम बनाता है। इसकी समरूपता बनाए रखने और IV एवं CV विशेषताओं दोनों को कैप्चर करने की क्षमता इसे डिवाइस फिजिसिस्ट और सर्किट डिजाइनरों दोनों के लिए एक अत्यधिक व्यावहारिक उपकरण बनाती है।