Pulse-optimised circuit elements for scalable and noise-resilient quantum chemistry

तकनीकी सारांश: स्केलेबल और शोर-प्रतिरोधी क्वांटम केमिस्ट्री के लिए पल्स-अनुकूलित सर्किट तत्व

समस्या विवरण
यह शोध पत्र वर्तमान हार्डवेयर के कोहेरेंस समय (coherence times) से अधिक एल्गोरिथम रनटाइम की समस्या को संबोधित करता है, जो निकट-अवधि (near-term) क्वांटम प्रोसेसर पर उपयोगी क्वांटम केमिस्ट्री गणनाओं में मुख्य बाधा है। हालांकि वेरिएशनल क्वांटम आइजनसोल्वर (VQE) एल्गोरिदम दोषपूर्ण हार्डवेयर के अनुकूल बनाए गए हैं, लेकिन उनका मानक कार्यान्वयन प्रिमिटिव गेट्स (primitive gates) के अनुक्रमों पर निर्भर करता है। जैसे-जैसे समस्या का आकार बढ़ता है, इन गेट अनुक्रमों की संचयी अवधि घातक डिकोहेरेंस (decoherence) की ओर ले जाती है। यद्यपि पल्स-आधारित (हैमिल्टोनियन) विधियों को छोटे अणुओं के लिए तेज़ दिखाया गया है, लेकिन ऐतिहासिक रूप से इनमें स्केलेबिलिटी की कमी रही है क्योंकि पूरे VQE एंसेबल (ansatz) के लिए एकल पल्स को अनुकूलित करना बड़े सिस्टमों के लिए अव्यवहार्य हो जाता है। इसके विपरीत, अग्रणी स्केलेबल VQE एल्गोरिदम (जैसे, ADAPT-VQE) मॉड्यूलर होते हैं, जो पैरामीटराइज्ड सर्किट तत्वों से निर्मित होते हैं, लेकिन ये तत्व आमतौर पर धीमे गेट अनुक्रमों के माध्यम से कार्यान्वित किए जाते हैं। केंद्रीय चुनौती मॉड्यूलर गेट-आधारित VQEs की स्केलेबिलिटी को पल्स-आधारित दृष्टिकोणों की टेम्पोरल दक्षता के साथ संयोजित करने की है।

कार्यप्रणाली
लेखक एक ऐसी कार्यप्रणाली प्रस्तावित करते हैं जो विशिष्ट मॉड्यूलर VQE सर्किट तत्वों के गेट-आधारित कार्यान्वयन को सीधे, हार्डवेयर-अनुकूलित पल्स अनुकूलन से बदल देती है।

• लक्ष्य तत्व: अध्ययन "क्विबिट एक्साइटेशन्स" (qubit excitations) पर केंद्रित है, जो स्पिन ऑर्बिटल्स के बीच सिंगल- और डबल-इलेक्ट्रॉन होपिंग का अनुकरण करते हैं। ये स्केलेबल VQEs के मौलिक निर्माण खंड हैं।
• हार्डवेयर प्लेटफॉर्म: इस कार्यप्रणाली को सिलिकॉन स्पिन-क्विबिट क्वांटम प्रोसेसर (एक रैखिक सरणी में लॉस-डिविन्सेन्ज़ो क्विबिट्स) पर प्रदर्शित किया गया है। डिवाइस हैमिल्टोनियन को एक्सचेंज कपलिंग ($J_{i,i+1}$) और ज़ीमन टर्म्स (Zeeman terms) द्वारा नियंत्रित एक हाइजेनबर्ग चेन के रूप में मॉडल किया गया है, जिसमें अध्ययन किए गए विशिष्ट एक्साइटेशन्स के लिए चुंबकीय माइक्रोवेव ड्राइव की आवश्यकता नहीं है।
• अनुकूलन एल्गोरिदम: लेखक ग्रेडिएंट-असेंट पल्स इंजीनियरिंग (GRAPE) का उपयोग करते हैं। एक लक्षित यूनिटरी को गेट्स में कंपाइल करने के बजाय, वे लक्षित एक्साइटेशन ऑपरेटर्स $A_{ik}(\theta)$ और $A_{ijkl}(\theta)$ को सीधे लागू करने वाले कंट्रोल पल्स ($J_{i,i+1}(t)$) को आकार देने के लिए डिवाइस हैमिल्टोनियन को संख्यात्मक रूप से एकीकृत करते हैं।
• स्केलेबिलिटी रणनीति: स्केलेबिलिटी बनाए रखने के लिए, अनुकूलन पूरे सर्किट के बजाय व्यक्तिगत मॉड्यूलर तत्वों पर किया जाता है। पेपर "मिनिमल इवोल्यूशन टाइम" (MET) की जांच करता है—जो एक लक्षित इन्फिडेलिटी ($\epsilon = 10^{-5}$) प्राप्त करने के लिए आवश्यक न्यूनतम पल्स अवधि है—एक्साइटेशन स्ट्रेंथ $\theta$ के फलन (function) के रूप में।
• इंटरपोलेशन (Interpolation): यह पहचानते हुए कि $\theta$ एक निरंतर (continuous) पैरामीटर है, लेखक प्रदर्शित करते हैं कि अलग-अलग $\theta$ मानों के लिए अनुकूलित पल्स निरंतर रूप से बदलते हैं। वे दिखाते हैं कि आस-पास के $\theta$ मानों के लिए पूर्व-अनुकूलित पल्स के बीच लीनियर इंटरपोलेशन का उपयोग करके, बिना पुन: अनुकूलन के, मध्यवर्ती स्ट्रेंथ के लिए उच्च-फिडेलिटी पल्स उत्पन्न किए जा सकते हैं।

मुख्य परिणाम
एक सिलिकॉन डिवाइस मॉडल पर संख्यात्मक सिमुलेशन निम्नलिखित प्रदर्शन मेट्रिक्स प्रदान करते हैं:

• निष्पादन समय में कमी (Execution Time Reduction): पल्स-अनुकूलित दृष्टिकोण पारंपरिक गेट-आधारित कार्यान्वयन की तुलना में काफी बेहतर प्रदर्शन करता है।
  • सिंगल-क्विबिट एक्साइटेशन्स: गेट-आधारित रेंज $\ge 446$–$3212$ ns से घटकर $\le 289$ ns हो गई। यह 1.5 से 11.1 गुना की गति वृद्धि (speed-up) को दर्शाता है।
  • डबल-क्विबिट एक्साइटेशन्स: गेट-आधारित रेंज $\ge 2549$–$14189$ ns से घटकर $\le 927$ ns हो गई। यह 2.7 से 15.3 गुना की गति वृद्धि को दर्शाता है।
• डिट्यूनिंग के प्रति मजबूती (Robustness to Detuning): METs, एक्साइटेशन स्ट्रेंथ $\theta$ के संबंध में अपेक्षाकृत स्थिर रहते हैं और ज़ीमन-एनर्जी डिट्यूनिंग (300 MHz तक) में भिन्नता के प्रति केवल कमजोर रूप से संवेदनशील हैं, जो हार्डवेयर पैरामीटर विविधताओं के विरुद्ध मजबूती का संकेत देता है।
• इंटरपोलेशन प्रभावकारिता: इंटरपोलेटेड पल्स ने बेसलाइन अनुकूलित पल्स (लगभग $10^{-6}$) के समान इन्फिडेलिटी प्राप्त की, जो पुष्टि करता है कि पूर्व-अनुकूलित पल्स का एक सीमित सेट VQE एल्गोरिदम के लिए आवश्यक निरंतर पैरामीटर स्पेस को कवर कर सकता है।
• हार्डवेयर बाधाएं: अनुकूलित पल्स केवल एक्सचेंज कपलिंग पर निर्भर करते हैं; इन विशिष्ट तत्वों के लिए चुंबकीय माइक्रोवेव ड्राइव की आवश्यकता नहीं है, जिससे क्वांटम केमिस्ट्री अनुप्रयोगों के लिए हार्डवेयर आवश्यकताओं को सरल बनाया जा सकता है।

महत्व और दावे
यह पेपर दावा करता है कि यह अग्रणी VQE एल्गोरिदम के मौलिक घटकों के टेम्पोरल ओवरहेड को कम करके, शोर-प्रतिरोधी क्वांटम केमिस्ट्री के लिए एक स्केलेबल मार्ग प्रदान करता है।

• स्केलेबिलिटी: पिछले पल्स-आधारित VQE प्रयासों के विपरीत, जो पूरे सर्किट को अनुकूलित करते थे (जो बड़े सिस्टमों के लिए अव्यवहार्य है), यह दृष्टिकोण मॉड्यूलर तत्वों को अनुकूलित करता है। यह विधि को पल्स कंट्रोल के गति लाभ को बनाए रखते हुए समस्या के आकार के साथ स्केल करने की अनुमति देती है।
• शोर प्रतिरोध (Noise Resilience): क्विबिट एक्साइटेशन्स के निष्पादन समय को 15.3 गुना तक कम करके, यह कार्यप्रणाली वर्तमान उपकरणों (जैसे, $T_2^* \approx 100$ $\mu$s) की कोहेरेंस समय के भीतर अधिक संचालन करने की क्षमता को बढ़ाती है, जिससे रासायनिक रूप से सटीक अणुओं के सिमुलेशन की व्यवहार्यता में सुधार होता है।
• व्यावहारिकता: परिणाम बताते हैं कि क्वांटम केमिस्ट्री के लिए डिज़ाइन किए गए क्वांटम प्रोसेसरों को सिंगल-क्विबिट कंट्रोल के लिए जटिल माइक्रोवेव एंटेना एरे की आवश्यकता नहीं हो सकती है, क्योंकि एक्सचेंज-ओनली पल्स इन महत्वपूर्ण तत्वों के लिए पर्याप्त हैं।

लेखक निष्कर्ष निकालते हैं कि यह कार्य गेट-आधारित मॉड्यूलर VQEs की स्केलेबिलिटी और पल्स-आधारित विधियों की टेम्पोरल दक्षता के बीच के अंतर को पाटता है, जिससे निकट-अवधि हार्डवेयर पर उपयोगी रसायन विज्ञान गणनाओं का साकार होना संभव हो जाता है।