LLM-Assisted Detection and Repair of Hardware Security Vulnerabilities in Verilog Designs

तकनीकी सारांश: वर्डिग (Verilog) डिज़ाइनों में हार्डवेयर सुरक्षा कमजोरियों का LLM-सहायता प्राप्त पता लगाना और मरम्मत करना

समस्या विवरण
हार्डवेयर डिज़ाइन, विशेष रूप से जो रजिस्टर ट्रांसफर लेवल (RTL) पर वर्डिग (Verilog) में वर्णित हैं, सुरक्षा कमजोरियों के प्रति संवेदनशील होते हैं जो एक बार सिलिकॉन में निर्मित हो जाने के बाद स्थायी और अपति قابل-सुधार (unpatchable) हो जाते हैं। सॉफ़्टवेयर के विपरीत, जहाँ बग को अपडेट किया जा सकता है, हार्डवेयर दोष अनधिकृत डेटा एक्सपोज़र, विशेषाधिकार वृद्धि (privilege escalation), और अनधिकृत पहुंच का कारण बन सकते हैं। जबकि लार्ज लैंग्वेज मॉडल्स (LLMs) ने RTL कोड मरम्मत और टेस्टबेंच निर्माण में सहायता करने की क्षमता दिखाई है, वे वर्तमान में हार्डवेयर सुरक्षा विश्लेषण में महत्वपूर्ण चुनौतियों का सामना कर रहे हैं। इनमें डोमेन-विशिष्ट ज्ञान की कमी, हार्डवेयर डिज़ाइन के प्रति अंतर्निहित पूर्वाग्रह, और "अंडर-कंस्ट्रेंड रिपेयर" (under-constrained repair) की समस्या शामिल है, जहाँ LLMs ऐसे सुधार प्रस्तावित करते हैं जो सिंटैक्टिक रूप से सही होते हैं लेकिन कार्यात्मक रूप से अप्रासंगिक होते हैं या इच्छित डिज़ाइन व्यवहार को बदल देते हैं। इसके अलावा, मौजूदा तरीके लंबे संदर्भ (context) प्रसंस्करण और समय के साथ कमजोरियों को ट्रैक करने की जटिलता के साथ संघर्ष करते हैं।

कार्यप्रणाली (Methodology)
लेखक सिंगल-मॉड्यूल वर्डिग डिज़ाइनों में कॉमन वीकनेस एन्यूमरेशन्स (CWEs) का पता लगाने और मरम्मत करने के लिए LLMs का लाभ उठाने हेतु एक संरचित, पुनरावृत्ति फ्रेमवर्क का प्रस्ताव करते हैं। यह कार्यप्रणाली MITRE की 2025 की सबसे महत्वपूर्ण हार्डवेयर कमजोरियों की सूची (माइक्रोआर्किटेक्चरल मुद्दों को छोड़कर) द्वारा पहचाने गए विशिष्ट हार्डवेयर कमजोरियों को लक्षित करती है। यह प्रक्रिया एक सात-चरणीय पाइपलाइन का पालन करती है:

1. मॉड्यूल वर्गीकरण (Module Classification): LLM मॉड्यूल के प्रकार और विशेषताओं (जैसे, JTAG इंटरफेस, डिबग मोड) की पहचान करता है ताकि संभावित CWEs के दायरे को सीमित किया जा सके और सूचना के ओवरलोड को रोका जा सके।
2. परिसंपत्ति पहचान (Asset Identification): मॉडल महत्वपूर्ण परिसंपत्तियों की पहचान करता है, जैसे कि क्रिप्टोग्राफिक कुंजियाँ, विशेधिकार सीमाएँ (privilege boundaries), क्लॉक/रिसेट स्कीम्स, और फाइनाइट स्टेट मशीन (FSM) अवस्थाएँ।
3. डिपेंडेंसी ग्राफ विश्लेषण (Dependency Graph Analysis): LLM डेटा और कंट्रोल फ्लो को मॉडल करने के लिए एक प्रोग्राम डिपेंडेंसी ग्राफ (PDG) उत्पन्न करता है। यह डिज़ाइन व्यवहार और संभावित डेटा लीक्स को समझने के लिए रीचेबिलिटी (reachability), डोमिनेंस (dominance), और टेन्ट प्रोपेगेशन (taint propagation) विश्लेषण करता है।
4. CWE-संचालित समीक्षा (CWE-Driven Review): पिछले चरणों के आउटपुट और विशिष्ट CWE गाइडों (जिसमें विवरण, सामान्य कारण और चेकलिस्ट शामिल हैं) का उपयोग करके, LLM विशिष्ट कमजोरियों की पहचान करने के लिए लक्षित समीक्षा करता है।
5. टेस्टबेंच जनरेशन (Testbench Generation): पहचानी गई कमजोरियों और CWE-विशिष्ट सुरक्षित डिज़ाइन नियमों के आधार पर, LLM सत्यापन के लिए एक टेस्टबेंच बनाता है।
6. सिमुलेशन (Simulation): उत्पन्न टेस्टबेंच को RTL डिज़ाइन के विरुद्ध संकलित (compile) और चलाया जाता है।
7. कोड रिपेयर (Code Repair): यदि टेस्ट विफल होते हैं, तो LLM विफल टेस्ट केस और CWE डिज़ाइन नियमों को बाधाओं (constraints) के रूप में उपयोग करके कोड की मरम्मत करने का प्रयास करता है। यह चक्र तीन बार तक दोहराया जा सकता है।

इस फ्रेमवर्क का मूल्यांकन 32 सिंगल-मॉड्यूल वर्डिग डिज़ाइनों के डेटासेट पर किया गया, जिसमें ज्ञात कमजोरियों वाले 27 और जानबूझकर सुरक्षित बनाए गए 5 मॉड्यूल शामिल थे। मूल्यांकन के लिए माइक्रोसॉफ्ट कोपायलट (Microsoft Copilot) का उपयोग LLM के रूप में किया गया।

प्रमुख परिणाम
अध्ययन ने मिश्रित परिणाम दिए, जो इस डोमेन में LLMs की क्षमता और वर्तमान सीमाओं दोनों को उजागर करते हैं:

• शक्तियाँ (Strengths): LLM ने मॉड्यूल वर्गीकरण, परिसंपत्ति पहचान, और डिज़ाइन के संरचनात्मक और व्यवहारिक पहलुओं (PDG विश्लेषण के माध्यम से) के बारे में तर्क देने में मजबूत क्षमता प्रदर्शित की। इसने लगभग सभी मामलों में मॉड्यूल्स के कार्यात्मक प्रकार को सही ढंग से पहचाना और औपचारिक CWE-संचालित समीक्षा से पहले ही कमजोरियों को पहचान लिया।
• कमजोरियाँ (Weaknesses):
  • टेस्टबेंच जनरेशन: यह सबसे बड़ी कमजोरी थी। उत्पन्न टेस्टबेंच अक्सर सुरक्षा गुणों को मान्य करने में विफल रहे, जिसका कारण अक्सर गलत डिवाइस अंडर टेस्ट (DUT) का उपयोग, अधूरे टेस्ट केस, या टेस्ट के बीच DUT को रीसेट करने में विफलता थी।
  • सुरक्षित डिज़ाइनों पर फाल्स पॉजिटिव (False Positives on Secure Designs): पाँच गैर-भेद्य (non-vulnerable) मॉड्यूल्स में, LLM ने उच्च फाल्स-पॉजिटिव दर प्रदर्शित की, जिससे सुरक्षित डिज़ाइनों को गलत तरीके से भेद्य बताया गया। इसने अक्सर अनावश्यक सुरक्षा सुविधाएँ (जैसे, लॉक बिट्स, विशेधिकार नियंत्रण) की सिफारिश की जिससे इच्छित कार्यक्षमता बदल गई।
  • मरम्मत की सीमाएँ (Repair Limitations): हालांकि LLM सिंटैक्टिक रूप से सही पैच उत्पन्न कर सकता था, लेकिन मरम्मत कभी-कभी मूल डिज़ाइन के इच्छित कार्य को बदल देती थी। मॉडल मूल व्यवहार को संरक्षित करने के बजाय सुरक्षा संवर्द्धन की ओर अधिक झुकाव रखता था, जिससे "ओवर-इंजीनियरिंग" (जैसे, उन मॉड्यूल्स में एक्सेस कंट्रोल जोड़ना जिन्हें इसकी आवश्यकता नहीं थी) हुई।
• सफलता दर (Success Rate): 32 कुल परीक्षणों में से 27 सफल रहे, जिससे 84% की सफलता दर प्राप्त हुई। यह सफलता दर मुख्य रूप से उन 27 मॉड्यूल्स को दर्शाती है जिनमें ज्ञात कमजोरियाँ थीं और जिन्हें सफलतापूर्वक पहचाना और ठीक किया गया था। हालाँकि, पाँच गैर-भेद्य मॉड्यूल्स, जिनका उद्देश्य AI की सुरक्षित डिज़ाइनों को पहचानने की क्षमता का परीक्षण करना था, इस विशिष्ट उद्देश्य में विफल रहे। AI ने सभी पाँच सुरक्षित मॉड्यूल्स में गलत तरीके से कमजोरियों की पहचान की, जिसके परिणामस्वरूप उच्च फाल्स-पॉजिटिव दर मिली। इन गैर-भेद्य मामलों के लिए, कोड रिपेयर नहीं किया गया क्योंकि पहचाने गए मुद्दे वास्तविक कमजोरियाँ नहीं थे; इन डिज़ाइनों को संशोधित करने से उनकी इच्छित कार्यक्षमता बदल जाती। कमजोर सेट में कई विफलताओं का कारण सार्थक सत्यापन परिणाम उत्पन्न करने में असमर्थता (जैसे, अनइनिशियलाइज्ड आउटपुट्स) या मॉड्यूल के प्राथमिक कार्य को सही ढंग से वर्गीकृत करने में विफलता भी थी, जिससे प्रासंगिक CWEs छूट गए।

महत्व और दावे (Significance and Claims)
पेपर का दावा है कि इसकी प्रस्तावित कार्यप्रणाली डिज़ाइन प्रक्रिया के दौरान स्वचालित, स्केलेबल सहायता प्रदान करके पारंपरिक हार्डवेयर सुरक्षा विश्लेषण को बढ़ाने के लिए LLMs की क्षमता को प्रदर्शित करती है। लेखक इस बात पर जोर देते हैं कि उनका दृष्टिकोण वर्गीकरण, परिसंपत्ति पहचान और ग्राफ विश्लेषण जैसे प्रबंधनीय चरणों में विश्लेषण को संरचित करके LLM क्षमताओं और हार्डवेयर सुरक्षा की कठोर आवश्यकताओं के बीच के अंतर को पाटने में मदद करता है।

हालाँकि, लेखक अपने निष्कर्षों में विनम्र हैं, और स्वीकार करते हैं कि वर्तमान कार्यप्रणाली एक पूर्णतः स्वायत्त समाधान नहीं है। वे कहते हैं कि परिणाम निम्नलिखित की आवश्यकता को रेखांकित करते हैं:

1. परिष्कृत प्रॉम्प्टिंग (Refined Prompting): हैलुसिनेशन (hallucinations) को कम करने और मरम्मत को इच्छित कार्यक्षमता को बदले बिना विशिष्ट भेद्यता तक सीमित करने के लिए।
2. स्पष्ट संदर्भ (Explicit Context): वर्गीकरण और मरम्मत सटीकता में सुधार के लिए मॉड्यूल के उद्देश्य और अपेक्षित व्यवहार के संबंध में LLM को स्पष्ट जानकारी प्रदान करना।
3. आगे का मूल्यांकन (Further Evaluation): सामान्यीकरण का आकलन करने के लिए अधिक विविध CWEs और RTL डिज़ाइनों के बड़े सेट पर कार्यप्रणाली का परीक्षण करने की आवश्यकता है।

पेपर निष्कर्ष निकालता है कि जबकि LLMs मॉड्यूल व्यवहार को समझने और परिसंपत्तियों की पहचान करने में आशाजनक दिखते हैं, RTL तर्क, टेस्टबेंच जनरेशन और भेद्यता सत्यापन में उनकी विश्वसनीयता डोमेन ज्ञान की कमी और अंडर-कंस्ट्रेंड रिपेयर प्रॉम्प्ट्स जैसे कारकों के कारण सीमित बनी हुई है। यह कार्य भविष्य के LLM-आधारित हार्डवेयर सुरक्षा उपकरणों को विकसित करने और फाइन-ट्यून करने के लिए एक मार्गदर्शक के रूप में कार्य करता है।